基于System Verilog的SRAM控制器IP核验证.pdfVIP

第35卷 第5期 电 子 器 件 V01．35 No．5 2012年 l0月 ChineseJournalofElectronDevices 0ct．2012 VerificationofSRAM ControllerIP CoreBasedSystemVerilog ZHOUDexin ，。删 Zhiwei，WANGPeng，ZHAOXuejuan2 (1．AeronauticalAutomationCollege，CivilAviation ityofChina，Tia n300300，China； 2．TianjinKeyLaboratoryforCivilAircraftAirworthinessandMaintenance，Tianjin3oo30o，China) Abstract：Withtheimprovementofthecomplexityofthehardwaredesign，thedesignoftheverificationistakingup moreandmoreproportioninthedesignlifecycle．Itisthemainproblem facedbytheverificationengineerstogivea comprehensiveandefficientverification．TheSRAM controllerIP coreisverifiedbytheSystemVerilogverification environment，andmonitoredby SystemVerilogassertion technology togetthecodeand functionalcoveragedata． Aftercomparing and analyzing，theverification method based SystemVerilog ismore comprehensiveand more efficientthanthetraditionalverificationmethod，SOthatitimprovesthequalityofverification． Keywords：verification；SystemVerilog；coverage；SVA EEACC：2570 doi：10．3969／j．issn．1005-9490．2012．05．029 基于 SystemVerilog的SRAM控制器 IP核验证 术 周德新 ，金志威 ，王 鹏 ，赵学娟 (1．中国民航大学航空自动化学院，天津 300300；2．中国民航大学天津市民用航空器适航与维修重点实验室，天津300300) 摘 要 ：随着硬件设计复杂度的提高，设计的后期验证在设计生命周期中占据的比重也越来越大。能否对设计进行全面有 效的验证 ，是验证人员所面临的主要问题。采用SystemVerilog语言对SRAM控制器IP核搭建验证环境，并结合 SVA断言技 术对其实行监控，得出代码及功能覆盖率数据。通过与传统的验证方法对 比分析可知，基于SystemVerilog的验证方法更加全 面有效，提高了验证质量。 关键词 ：验证；SystemVerilog；覆盖率；SVA 中图分类号 ：TN402 文献标识码 ：A 文章编号 ：1005—9490(2012)05—0619—04 随着芯片设计规模及复杂度的不断增加，验证 SystemVerilog支持约束随机的产生、覆盖率统计分 工作在整个设计生命周期内占据着相当大的比重。 析以及断言验证。其最突出的优点在于面向对象的 传统的验证方法针对待验证设计编写直接测试激 编程结构，有助于采用事务级的验证和提高验证的 励，采用定向的测试方式，查找设计中的漏洞。此种 重用性 J。由于具有诸多优点，SystemVerilog是被 方法凭借其直观且易于实现等优点被广泛采用。然 设计和验证工程师广泛使用的语言之一。 而对于复杂的、多功能的设计，