VHDL硬件描述语言 第一讲 VHDL程序设计语言.ppt

VHDL硬件描述语言 覃洪英 电子信息学院 参考教材 本数电实验理论课及实验操作所用教材： 《数字电路设计 · 仿真 · 测试》主编：佘新平 学习该课程的参考教材： VHDL或FPGA（介绍VHDL语言）方面的的书籍。 VHDL 的 历 史 VHDL 与VerilogHDL语言的主要区别 VerilogHDL是由GDA（Gateway Design Automation)公司于1983年末首创的，1995年成为IEEE标准。 VerilogHDL 在工业界通用些，而VHDL在大学应用较多。 VerilogHDL是在C语言的基础上发展起来的一种硬件描述语言，语法较自由； VHDL格式较严谨，其书写规则比VerilogHDL要繁琐些。 VerilogHDL和VHDL在行为抽象建模的覆盖面范围不同， VerilogHDL在系统级抽象方面要比VHDL略差一些，而在门级开关电路方面要强些。 VerilogHDL强调于集成电路的综合，VHDL强调于组合逻辑电路的综合。 VHDL程序的基本结构 VHDL程序的实体 LIBRARY IEEE; USE IEEE.STD_LOGIC.1164.ALL; ENTITY add8 IS PORT ( b : IN STD _LOGIC_VECTOR(7 DOWNTO 0);