XilinxVirtex-5乘法器的合成与分析.pdfVIP

下载本文档

66
0
约1.24万字
约 9页
2017-09-12 发布于重庆
举报
版权申诉

XilinxVirtex-5乘法器的合成与分析.pdf

1、本文档共9页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Xilinx Virtex-5 IC (Nankang IC Design Incubation Center) E-mail stc_nk@itri.org.tw 1. PCINP 25x18 (XYZ) FPGA ANDOR FPGA HDL ALU 32 Xilinx Virtex-5 HDL FPGA FPGA SynthesisSynopsys SynplifyPro 8.9 Place Route Xilinx ISE 11.1 Design Tool Xilinx CORE Generator 11.1 FPGA Device Xilinx Virtex-5LX330 Fig. 1 DSP48E 2. DSP48E OPMODE XYZ ALUMODE FPGA Xilinx ANDOR Virtex-5 Virtex-5 CARRYINSEL IOB(Input/Output Block)CLB(Configurable Logic Block)DSP48E Block RAMIOB CLB (LUT) DSP48E Signed Unsigned (MUXCY)XOR (XORCY) 25x18 DSP48E Unsigned ANDORBlock RAM 24x17 Designer DSP DSP48E Instantiation DSP48E DSP48E Fig. 1 DSP48E SynplifyPro Designer DSP48E ABC 1 3. DSP48E Example wire [9:0] adder_sig /* synthesis Design DSP syn_dspstyle = dsp48 */; RTL DSP Instantiation RTL SynplifyPro CORE Generator syn_dspstyle Xilinx CORE Generator Instantiation CORE Generator Xilinx Designer DSP FPGA IP GUI Batch Mode Instantiation coregen GUI Virtex-5 Libraries Guide for H