《工厂供电》教案.pptVIP

本章提要： 既介绍算术运算电路、信号变换电路、数字比较器等常用组合逻辑电路的工作原理和使用方法，又介绍CMOS、LSTTL集成芯片在工程设计中的应用。 通过本章的学习，应达到以下要求： 1、掌握半加器、全加器、常用算术/逻辑运算单元等运算电路集成芯片的工作原理和使用方法； 2、掌握典型的译码器、编码器、数据选择器、数据分配器等信号变换电路集成芯片的工作原理和使用方法； 3、了解数值比较器的工作原理和扩展方法；了解组合逻辑电路中的竞争与冒险现象。会进行基本组合逻辑电路的应用设计。 ◆数字电路按逻辑功能和电路结构的不同特点来划分可分为两类：组合逻辑电路、时序逻辑电路。 在任何时刻，输出状态只决定于该时刻各输出状态的组合，而于电路以前的状态无关的逻辑电路称为组合逻辑电路。 ◆组合逻辑电路的特点是： (1)??输出与输入之间没有反馈延时通路 (2)??电路中没有记忆元件 ◆组合逻辑电路的表示方法除函数表达式外，还可以由真值表、卡诺图、逻辑电路图来表达，实际上由一种表示方法可推出另一种表示方法。 组合逻辑电路分析的主要任务是根据其逻辑电路图确定逻辑功能。 ◆当用小规模集成电路设计组合逻辑电路时一般步骤如下： ①分析设计任务，确定输入变量、输出变量，找到输出与输入之间的 因果关系，列出真值表。 ②由真值表写出逻辑表达式。 ③化简、变换逻辑表达式，并画出逻辑图。 这样逻辑电路原理设计的工作任务就完成了，实际设计工作还包括集成电路芯片的选择，电路板工艺设计，安装、调试等内容 在我们设计电路时，最终电路可能存在一个门电路的输出带的负载非常多，可能超过器件的带负载能力，由于负载一般为同系列的门电路，故这类问题通常叫扇出问题。 解决这种问题通过可通过两种方法解决：一种是采用扇出系数大的门作为输出（选择器件手册中称为带缓冲的门），这种门的扇出可达20个，是可以满足要求的。另一种方法是采用分组的方法增加驱动能力 。 1路对8路数据分配器CC4051的示意图如图3.23所示。 根据输出端的个数不同,数据分配器(即1路对多路模拟开关)可分为1对4路模拟开关、1对8路模拟开关等不同类型.在图3.25中,INH作为数据输入端,C、B、A作为地址端,从Y0 ～Y7分别得到相应的输出。1路8路模拟开关CC4051的功能表如表3.14所示。 ※3.4数值比较器 3.4.1 1位数值比较器 在数字系统中，特别是计算机中的CPU具有多种运算功能，其中一种简单的运算功能就是比较两个数A和B的大小。数值比较就是对两数A、B进行比较，以判断其大小的逻辑电路。比较结果有A＞B、A＜B、A﹦B三种情况。 1位数值比较器是多位比较器的基础。两个1位二进制数进行比较，输入信号是两个要进行比较的1位二进制数，先用A、B表示；输出是比较结果，有三种情况：A＞B、A＜B、A﹦B，现分别用L1、L2、L3表示。设A＞B时L1=1；A＜B时L2=1；A=B时L3=1。由此可列出1位数值比较器的真值表，如表3.15所示。根据此表可写出各输出的逻辑表达式： 表3.16 4位数值比较器CC74HC85 2、数值比较器的扩展 利用集成数值比较器的级联输入端，很容易构成更多位的数值比较器。数值比较器的扩展方式有串联和并联两种。采用串联方式扩展数值比较器时，随着位数的增加，从数据输入到稳定输出的延迟时间增加，当位数较多且要满足一定的速度要求时，可以采用并联方式。下面仅以串联方式为例说明数值比较器的扩展方法。 如图3.28所示，两个4位数值比较器CC74HC85串联而成为一个8位数值比较器。由于两个8位数，若高4位相同，它们的大小则由低4位的比较结果确定。因此，低4位的比较结果应作为高4位的条件，即低4位比较器的输出端应分别与高4位比较器的IA＞B、IA＜B、 IA=B的级联输入端连接。 第三章 组合逻辑电路 3.3 信号变换电路 数据选择器 数据选择器的应用 用八选一数据选择器CC74HC151产生逻辑函数: 例 2、八选一数据选择器的输出逻辑函数表达式为 若将式中A2、A1、A0用A、B、C来代,D0=D1=D3=D6=1, D2=D4=D5=D7=0，画出该逻辑函数的逻辑图 第三章 组合逻辑电路 3.3 信号变换电路 数据选择器 数据选择器的应用 用八选一数据选择器CC74HC151产生逻辑函数: 例 3、逻辑图为 E A 0 A 1 A 2 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 Y 74HC151 A B C 1 0 第三章 组合逻辑电路 3.3 信号变换电路 数据选择器 数据选择器的应用 用数据选择器实现三变量多数表决器 例