内嵌自测试.ppt

输出响应分析 签名分析法中对应的错误检测特性： 两个相同输入序列产生同样签名的发生概率为1 对于任意两个输入序列，如果有一位以上的差别，产生同样签名概率为0 签名很容易体现位间的差别 另外，还有一种多输入签名寄存器(MISR)，通过并行处理输出结果产生签名，是一种并行分析技术的应用。 循环性BIST 循环型BIST技术是基于伪随机测试技术的一种BIST。 循环型BIST结构示意图和存储单元结构示意图 循环性BIST LM：逻辑模块（待测电路中除了存储单元外其他部分） 其他存储单元：循环型触发器（CFF）（包括一个2选1多路选择器和一个异或门。） CFF工作模式：功能模式和BIST模式。 循环型BIST的结构等效于MISR（多输入签名寄存器）中加入特定的触发器，而LM中包含了反馈逻辑。 循环性BIST 调整CFF结构（在原结构上加两根特殊的控制线） 调整后的CFF结构 调整的CFF有四种工作模式： 循环性BIST 优点 缺点 改善 问题 提供了高的故障覆盖率，硬件开销低。 产生的测试向量与电路功能相关，故与传统伪随机测试方法相比，故障覆盖率有所降低。 在某个局部通过指定CFF并且施加特定测试向量的方法来提高故障覆盖率。 CFF单元中触发器的选择。 SoC设计中的BIST/DFT综合策略 一个典型的百万门复杂ASIC设计，包含有内核、嵌入式存储器、专用逻辑和通信接口电路 SoC设计中的BIST/DFT综合策略 将早期DFT分析和BIST设计与功能电路设计同步进行，可以在无综合或无重复的情况下帮组获得较高的错误故障模型 * L o g o L o g o 内嵌自测试 参考书目： 《最新集成电路测试技术》 高成 张栋 王香芬 编著 《集成电路测试技术基础》 姜岩峰 张晓波 杨兵 编著 内嵌自测试的产生 测试成本增高 芯片应用层次提高 电路的单元数增多 集成电路规模变大 指数级增长 内嵌自测试介绍（ Built-in Self Test） Text in here ATE对DUT加载测试向量 搜集结果并对比 CAD生成测试向量 测试向量生成器 被测电路 输出响应分析器 基本BIST结构 BIST的测试向量生成技术 穷举/伪穷举测试法 伪随机测试法 确定性测试法 1 2 3 穷举/伪穷举测试法 穷举测试法适用于输入管脚数在25以下的电路。 伪穷举测试法在穷举测试法基础上适当修改，想办法将需要测试向量数目降低并保持覆盖率高的优点。 基本思想：将待测电路分成几个子电路，每个子电路 的输入管脚数较低，再用穷举测试法对子电路测试。 伪穷举测试法举例 伪穷举测试法举例 自主测试/“验证型测试举例”： 伪穷举测试法举例 此法对组合电路或在测试中能够转化成组合电路的电路，如LSSD结构电路，非常有用，然后对复杂电路有难度。 伪穷举测试向量生成技术 根本出发点：对于组合电路来说，如果有n个输入端，用穷举测试法将需要 个测试向量，分析发现，不是所有的输入都和输出相关，假设与输出相关的输入有w个，则实际需要的测试向量是 个。 例 六输入电路，每个输出只跟其中两个有关有关，测试向量可以通过一些多项式产生（系列多项式）： 伪穷举测试向量生成技术 并发驱动计数法 1 等权重计数法 2 LFSR/SR 3 LFSR/EX-OR 4 对于多输出端电路，其中一个输出和两个以上的输入变量有关，则多项式方法就不太适用。 一般对n输入和m输出的组合电路： 伪穷举测试向量生成技术 并发驱动计数法 对于n输入端电路，若其中p个输入的测试结果包含了另外n-p个输入的测试结果，则电路按照穷举法需 个输入向量。 缺点：如果p接近于n,则伪穷举测试法与穷举测试法相比就没有什么优势可言。 伪穷举测试向量生成技术 等权重计数法 对于一个m输入的电路，如果任何一个输出端相关的输入端数目做多为x个，则另外选一个数Y，要求从其中m列的编码中都能找到 个输入组合。 优点：对应的测试向量数目最少。 缺点：当x或Y比较大时，推导将变得非常复杂。 伪穷举测试向量生成技术 线性反馈移位寄存器和移位寄存器组合法（LFSR/SR） LFSR的一般形式 伪穷举测试向量生成技术 a b c d e 1 1 0 1 0 1 1 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 所生成的测试向量 最长时序（略） 伪穷举测试向量生成技术 线性反馈移位寄存器和异或门组合法（LFSR/EX-OR）