第五章 逻辑设计技术.pdf

章 五 第 章 五 第 逻辑设计技术 逻辑设计技术 5.1 MOS管的串并特性 串联特性；并联特性 5.2 逻辑门的延迟 5.3 传输门 NMOS传输门；PMOS传输门；CMOS传输门 5.4 CMOS逻辑电路 异或门；同或门；虚拟NMOS逻辑门；CMOS骨牌逻辑； 可编程逻辑阵列；多路选择器；锁存器和触发器 5.5 时钟策略 时钟控制系统；单相时钟的参数；系统时序；时钟电路 静态CMOS逻辑电路 静态电路和动态电路: 每个门的输出都有电源V 或到地的电阻通路。 DD 在动态电路中，一个或多个节点的值是由存储在电 容上的电荷决定的。 静态和动态电路的另一个区别是静态电路完成组合 逻辑功能时不需要时钟或其它周期信号。 动态电路需要有与数据信号同步的周期性时钟信号 控制。 CMOS反相器的转换特性 • 静态CMOS逻辑门是在CMOS反相器的基础上扩 展而成，把单个NMOS管和PMOS管换成一定的 串、并联关系的NMOS逻辑块和PMOS逻辑块。 • NMOS逻辑块又叫下拉开关网络 • PMOS逻辑块又叫上拉开关网络 • 静态CMOS逻辑门和CMOS反相器一样可以获得 最大的逻辑摆幅，在稳态情况下没有直流通路。 从反相器到逻辑门的构成 V DD V V out in 静态CMOS逻辑门 每个输入信号同时接一 个NMOS管和一个PMOS 管的栅极。n输入逻辑门 有2n个管子。 实现带“非”的逻辑功能 input: x1,x2,……,xn output: 逻辑函数F(x1,x2,……,xn)决定于管子的连接关系。 NMOS ：串与并或 PMOS ：串或并与 静态CMOS逻辑门保持了CMOS反相器无比电路的优点 不对称逻辑门（Skewing Gate） 不同的上升和下降时间 有利于H 至L 过渡 有利于L至H 过渡 章 章 五 五 第 第 §5.1 MOS管的串、并特性 §5.1 MOS管的串、并特性 §5.1 MOS晶体管的串、并联特性 §5.1 MOS晶体管的串、并联特性 §5.1.1 串联特性 a ）两管串联 b）等效电路 §5.1 MOS晶体管的串、并联特性 §5.1 MOS晶体管的串、并联特性 ε 工艺因子： K μn Cox μn ox t ox