高速时钟数据恢复系统研究.pdfVIP

㈣剡她 3．1．1环路延迟的优化…………………………………………………36 第二节二阶时钟数据恢复系统的系统分析…………………………………38 3．2．1二阶时钟数据恢复系统的频域特性……………………………38 3．2．2二阶时钟数据恢复系统的频偏问题……………………………40 3．2．3离散化对二阶时钟数据恢复系统的影响………………………4l 第三节二阶时钟数据恢复系统的测试结果…………………………………42 3．3．1输入输出特性……………：………………………………………42 3．3．2抖动容忍度特性…………………………………………………43 第四节本章小结………………………………………………………………44 第四章论文总结和工作展望………………………………………………………45 第一节论文总结………………………………………………………………45 第二节工作展望………………………………………………………………45 参考文献……………………………………………………………………………一46 致 谢………………………………………………………………………………………………………．48 摘 要 随着传输数据速率不断提高，高速串行收发器得到了越来越多的应用。在串 行收发器中，时钟数据恢复系统是它的核心电路。本文采用了基于半数字双环路 的时钟数据恢复系统，并对它进行了理论分析和芯片验证。在本文中，我们详细 讨论一阶和二阶时钟数据恢复系统的特性，并用二个芯片来验证时钟数据恢复系 统的理论分析。其中一个芯片使用了一阶时钟数据恢复系统，满足4．8Gb／s的串 行传输速率要求。另外一个芯片使用了二阶时钟数据恢复系统，满足6Gb／s的传 输速率要求。这二个芯片测试结果与理论分析基本一致。本文在芯片实现上提出 了一些创新性的电路。首先，一个新颖的快速锁定电路得到了应用，它使时钟数 据恢复系统正确并快速地到达锁定状态。其次，在二阶时钟数据恢复系统中，我 们创新性提出了一种减少环路延迟的电路结构，提高了环路的性能。这二个芯片 都实现了高性能和低功耗的设计目标，并已经开始大批量供货。 关键词：串行收发器，时钟数据恢复，高速 中图分类号：TN402 Abstract transceiver withthe Recently，serialdevelopsrapidly increasing data mostcritical data CDR(clockrecovery)is speedrequirement．The inthis in wewilldiscusstheCDR thesis．The circuits transceiver，and isbaseon dual CDRarchitecture． CDR inthisthesis using semi—digitalloop The isdone the is to theoryanalyze firstly，thenchipdesignedverify withthe featuresoffirstorderandsecondorderCDR theoryanalyze．The u