第3节基于ISE的开发流程.docVIP

第3节 基于ISE的开发流程 ISE 开发流程 本节所有的讲解都以例4-3所示的代码为基础展开。 例4-3 ISE开发流程演示代码，将输入的数据加1寄存并输出。 module test(clk, din, dout); ????????? input clk; ????????? input [7:0] din; ????????? output [7:0] dout; ?????????? reg [7:0] dout; ????????? always @(posedge clk) begin ????????? dout = din + 1; ????????? end endmodule 4.3.1 基于Xilinx XST的综合 ??????? 所谓综合，就是将HDL语言、原理图等设计输入翻译成由与、或、非门和RAM、触发器等基本逻辑单元的逻辑连接（网表），并根据目标和要求（约束条件）优化所生成的逻辑连接，生成EDF文件。XST内嵌在ISE 3以后的版本中，并且在不断完善。此外，由于XST是Xilinx公司自己的综合工具，对于部分Xilinx芯片独有的结构具有更好的融合性。 ??????? 完成了输入、仿真以及管脚分配后就可以进行综合和实现了。在过程管理区双击Synthesize-XST，如图4-24所示，就可以完成综合，并且能够给