第6章数字集成软件QuartusⅡ及其应用.pptVIP

§6.1 Quartus II 简介 §6.2 Quartus II 的设计流程 §6.3 Quartus II 的设计应用 §6.4 时序分析 § 6.5 基于PowerPlay Power Analyzer Tool 的功耗估算 § 6.6 调用带参数的库文件 § 6.7 SignalTap II嵌入逻辑分析仪 Quartus II软件可提供以下具体功能： NativeLink? 集成EDA仿真工具； 生成输出网表文件； 在EDA仿真工具中的设计仿真； 功能与时序仿真库； PowerGauge? 功耗估算； 生成测试台模板和内存初始化文件。 可以对设计进行时序分析。 Quartus?II一般的设计流程为： 设计输入→设计综合→布局布线→验证、仿真→下载 Quartus II 的设计步骤： 创建项目 设计输入 设计综合 适配设计编译 仿真与验证 设计下载 创建项目中主要完成以下工作： 生成一个新的项目文件 将设计文件加入新项目 指定项目所针对的目标器件 指定第三方EDA软件 注： (1) 设计文件如果在生成项目文件时没有，需要在后续工作中完成。 (2)可以根据需要适当的指定第三方EDA软件，没有要求可使用Quartus II自带工具。 新建一个项目：QuartusII只对项目进行编译、综合、下载编程。选择File/New Project Wizard命令在对话框中操作 由于Quartus II带有图表和原理图编辑器，设计输 入分为： 原理图设计输入 文本输入 层次化设计输入 图表模块编辑是顶层设计的主要方法，原理图编辑是传统的设计输入方法，用户可以利用Quartus II提供的LPMs、MegaFunction以及用户自己的库函数来设计，提供“智能”的模块链接和映射。 原理图输入举例 原理图输入法实现一位半加法器的步骤：在Quartus II软件 下，执行“File→ New→BLock Diagram/Schematic File命令 由于很多工程都是有很多的功能模块互联而成。而有的模块构成复杂，使用的硬件描述语言也不完全相同的情况。Quartus II的层次化设计就是解决这个问题的好方法。它的设计输入可以是：绘制的原理图、硬件描述语言描述、原理图绘制与硬件描述语言混合。层次化设计可以是：自底向上也可以自顶向下。自底向上的模块化设计流程中，用户可以将设计分割成为多个模块，单个低层模块可以单独开发，为每个模块建立单独的工程，并使用为顶层设计而开发分配。低层模块完成后，将它们导入顶层设计中，顶层设计将进行最终编译和验证。 层次化设计输入是在前面的原理图设计输入和文 本输入的基础上实现的。不管是使用Quartus II提供 的LPMs、MegaFunction还是用户自己的库函数及其一 些设计的模块。基本上都是采用例化的思想来完成的。 通过对设计本身功能及数据流方向的划分，将设计分 为各个层次的模块。 实例中我们对一位全加器、四位全加器的设计实 现来讲解了层次化设计输入的实现。详细过程请参考 教材。 逻辑综合是把设计的高层次描述转换成优化的门 级网表的过程。也可以说是把用HDL语言或图形方式 描述的电路设计转换为实际门级电路（如触发器、逻 辑门等），得到一个网表文件，用于进行适配（在实 际器件中进行布局和布线）的过程称为综合 。 Quartus II作为一个集成的EDA软件，带有集成的综合器，可以使用分析综合模块分析综合设计文件及建立工程数据库。Quartus II的分析综合调用VHDL设计文件(.vhd)或Verilog设计文件(.v)。可以使用其它EDA综合工具综合VHDL或 Verilog HDL设计文件，然后再生成可以与Quartus II软件配合使用的EDIF网表文件 (.edf) 或VQM文件(.vqm)。 可以在包含Analysis Synthesis模块的Quartus II软件中启动全编译，也可以单独启动 Analysis Synthesis。Quartus II 软件还允许设计者在不运行Integrated Synthesis的情况下执行Analysis Elaboration。 把前面综合设计的网表内容，通过设计编译实现对 可编程逻辑器件底层内部逻辑电路进行编程（布局与布线），即完成预定的ASIC设计的过程，称为适配设计编译。 Quartus II只对项目进行编译前必要的设置： 方法1：先借助于New Project Wizard创建一个新项目，再创建设计输入文件（前面已介绍）。 方法2：先建立设计输入文件，再将其设置为顶层