基于FPGA的LDPC编码实现与验证.pdfVIP

’ TJ 二u j平 身寺d．O苍 昂 6期 ElectronicSci． Tech．／Aug．15．2013 基于 FPGA的 LDPC编码实现与验证 马志刚，庞少龙，贾振月 (西安电子科技大学 电子工程学院 陕西 西安 710071) 摘 要 介绍数字 电视传输系统中LDPC编码设计及 FPGA实现与验证，传输系统 中采用了基于准循环 LDPC码 结构，其校验矩阵具有准循环特性。编码时需求出具有准循环特性的生成矩阵，即可利用移位寄存器进行编码，将循 环移位得到的矩阵存储到 RAM 中，节约了存储矩阵空间；运算模块采用流水线方式运算，节约了硬件资源。利用 QuartusII仿真平台进行 了测试、综合和仿真，再下载到 StratixIIEP2S60F1020C3DSPDevelomentEzki硬件平 台调试运 行得到编码结果，并与Matlab建模仿真结果进行比较，验证了其实现过程的正确性。 关键词 准循环LDPC编码；循环移位寄存器；流水线运算 中图分类号 TN919 文献标识码 A 文章编号 1007—7820(2013)08—160—05 ImplementationandVerificationofLDPC CodingBasedonFPGA MAZhigang，PANG Shaolong，JIAZhenyue (SchoolofElectronicEngineering，XidianUniversity，Xi’an710071，China) Abstract ThispaperdescribesLDPCcodingdesigninthedigitaltelevisiontransmissionsystem andFPGA im— plementationandverification． LDPC codeisbasedonthestruetureofquasi—cyclicLDPC codeinthetransmission system ，andthecheckmatrixisquasi—cycliccharacteristic．Theencodingneedsageneratormatrixhavingaquasi—cycle characteristics，whichcanbeencodedusingashift registerandtheobtainedbythecyclicshifimatrix isstoredintothe RAM ，andsavesthespacerequiredofthememorymatrix；thepipelinedoperationinthearithmeticmodulesaveshardware resources．ThenthroughQuartusIlsimulationplatform，testing、synthesisandsimulationisdone，andtheLDPC codeisdebugintheStratixIIEP2S60F1020C3DSP DevelomentEzkihardwareplatformtoruncodedresuhs．Finally． comparedtotheMatlabmodelingsimulationresuhstoverifythecorrectnessoftheimplementationprocess． Keywords quasi—cyclicldpccoding；acyclicshiftregister；pipelinecalculating LDPC码 即低 密度 奇偶校 验码 ，是 由 RobeR 1 LDPC编码原理 G．Gallager博士于 1963年提出的一类具有稀疏校验 矩阵的线性分组码，不仅有逼近 Shannon限的良好性 低密度校验 (LDPC)码是 G