时序逻辑电路设计方法浅析.pdf

第7卷 第2期 深圳信息职业技术学院学报 Vol.7 No.2 7474 2009年6月 Journal of Shenzhen Institute of Information Technology Jun. 2009 深圳信息职业技术学院学报深圳信息职业技术学院学报 第7卷第7卷 文章编号：1672-6332（2009）02-0074-04 [信息技术应用研究] 时序逻辑电路设计方法浅析 贺敬凯  （深圳信息职业技术学院电子通信技术系，深圳 58029） 摘  要：本文简要介绍了状态机理论以及时序逻辑电路的特点 给出了一种时序逻辑电路的设计模型 在此基 ， ， 础上将时序逻辑的设计问题转化为组合逻辑的设计问题 本文给出的时序电路模型将状态机的理论和技术应用其中 。 ， 并可借助于EDA软件进行设计和仿真 本文提出的设计方法简洁实用 可用于数字电路课程时序电路部分的教学 。 ， 。 关键词：有限状态机; 时序逻辑设计; 电子设计自动化; 硬件描述语言 中图分类号：TP302.2        文献标识码：A 大部分的“数字电路与逻辑设计”教材, 通常 和国内出版的教材来看，对于时序电路设计方法的 把“一般时序电路设计”这部分内容放在“时序逻 研究通常是在选定某类触发器作为基本元件的前提 辑电路设计”章节中作简单介绍，有些教材干脆没 下进行手工设计，而且对于不同的问题，设计的方 有这部分内容, 所以长期以来使教师往往少讲或不 法通常也不同，也就是说对一般时序电路的设计没 讲“一般时序电路设计”这部分内容。因此在课程 有实用便捷的统一的设计方法。有鉴于此，本文尝 总学时中分配给该部分的课时极少, 再加上教材中 试采用电子设计自动化技术的理念和技术对一般时 对这部分内容的分析不像其他内容那么详细深入,  序逻辑电路的设计方法进行研究，以得到一个应用 也给教师的教学和学生的学习带来一定的困难。 面广、实用性强的方法。 但是，“一般时序电路设计”是“数字电路 1 状态机理论 与逻辑设计”课程中一个设计性强、难度大、综合 性高的内容, 它综合了组合逻辑电路和常用时序逻 有限状态机及其设计技术是实用数字系统设计 辑电路的内容，通过对它的学习与实践才能使学生 中的重要组成部分，也是实现高效率高可靠逻辑控 真正具有设计数字电路的能力。由于其设计性强、 制的重要途径。大部分数字系统都可以划分为控制 难度大、综合性高，所以这部分是教学的重点和难 单元和数据单元两个组成部分，通常，控制单元的 点。在一些教科书中，一般时序逻辑电路的设计方 主体是一个状态机，它接受外部信号以及数据单元 法是通过几道具体的题目来说明的，这些题目往往 产生的状态信息，产生控制信号序列。尽管到目前 又不具代表性，因此根据具体几个题目的设计来理 为止，有限状态机的设计理论并没有增加多少新的 解掌握一般时序电路的设计方法有一定难度。如果 内容，然而面对先进的EDA工具、日益发展的大规 能提出一个以不变应万变的一般的时序逻辑电路设 模集成电路技术和强大的硬件描述语言，有限状态 计方法，并能借助于EDA工具来完成具体的设计过 机在其具体的设计技术和实现方法上又有了许多新 程，则对教和学来讲意义重大。 的内容。 电子设计自动化技术是9世纪末2世纪初新兴 有限状态机有以下几方面的优点： 的技术，