Socket 在SoC 设计中重要性.pdfVIP

Socket 在SoC 设计中的重要性 本文介绍在现代片上系统(SoC) 设计中使用开放式内核协议(OCP) ，解释了为什么标准的工业套接口在富有竞争性的 SoC设计很重要，说明了OCP 如何实现接口功能。讨论中说明了加速SoC设计以满足更短的上市时间的必要性，和复用 IP 的优势。最后，本文讨论了三种不同的实现方法，阐明OCP 给半导体内核设计带来的灵活性。 问题 近年来，半导体工艺的改进和日益增长的市场压力使上市时间和设计重用成为半导体工业的热门话题。显然，减少SoC 设计周期可以减少上市时间。设计重用表面上很简单－一次设计，多次使用。但是减少SoC设计时间和实现设计重用被 证明是很困难的。 由Moore 定律知，每过18个月，随着工艺的改进集成电路密度增加一倍。这允许在给定大小的半导体面积上极大增加电 路范围和功能，但由此引起的制造成本的增加确是微不足道的。比如，在过去的5年里，半导体门数从20万到50 万门增 加到上千万门，甚至2千5百万门。门数提高了50倍，这也是SoC 设计得以实现的根本原因。 随着密度增加的还有性能的提高，设计者努力同时降低原型设计和后续改进设计的设计周期。这都是因为 激烈的市场竞争压力，产品生命周期的缩短和功能的提高导致设计频繁修改，设计时间减半。见表1 。 1997 1998 1999 2002 Delta 工艺技术 0.35m 0.25m 0.18m 0.13m ~7x 门数 200-500K 1-2M 4-6M 10-25M ~50x 设计周期(月) 12-18 10-12 8-10 6-8 ~2x 后续设计周期(月) 6-8 4-6 2-4 2-3 ~2x 表1不断增加的设计复杂度和不断减少的设计周期时间 总之，由简单一道数学题知，在一半的设计时间芯片，电路增加50倍等同于产率提高100倍。但通常这是很难实现的，尤 其是在今天芯片设计的复杂度不断提高、设计周期不断缩短的情况下。其结果就是另外上市时间和内核的复用不断受挫、 产品进度表和设计效率都受影响。 缩短SoC设计时间 为解决上市时间问题，首先想到的是并行设计单独的SoC内核和最终的SoC产品，设计企业可以在这方面减少设计时间 因为设计的各个环节，包括SoC仿真(时序和性能分析等)都并行进行。 这可以将SoC设计时间减少为单个部件的最大设计时间。单个部件可以是单独的SoC内核，或是SoC集成。不管怎样， 开发进度分险得到控制－允许在加速设计进度表的前提下保证SoC产品更高可靠性。这也允许进度表更可预测。因为所 有的设计是受控的，所有的设计并行进行，问题不是被串行解决。这意味着问题可以更快被发现和解决，设计流程变得 非常可预见。 然而，并行设计需要定义分割的每个内核和共享的SoC资源。这是因为内核只执行自身功能，而无系统信息。比如，PCI 1 接口内核或MPEG 解压内核只执行自身的功能，而不需了解SoC互连机制的任何信息。相似的，互连机制处理传输信息 时，像进行判决控制、地址映射、数据传输时不需要了解内核提供任何信息。幸运的是，这种方法已经存在而且被研究 好多年了，这种方法叫做分层法。 分层法已成功地被运用在网络上，在每一层定义了不同的功能和与相连层之间的接口。在软件上也一样，每个功能和任 务都定义自身的功能和接口。分层法已经在不同的领域被证明是很有效的。 用分层法来解决问题 分层法自然地将系统处理的部件分离出来，部件可以是大软件程序的一个软件模块，或SoC中的半导体内核，这对SoC