简单组合逻辑电路的的设计实验报告.pdfVIP

实验日期：2009/11/25 实验室：229 座位号：4 清华大学电子工程系 电子技术实验报告 数字实验二：简单组合逻辑电路的设计 班级：无86 姓名：戴扬 学号：2008011191 实验日期：2009/11/25 交报告日期: 2009/12/4 一、实验目的 （1 ）理解用中小规模集成电路组成组合逻辑电路的分析不设计方 法 ； （2 ）通过全加运算电路和全减运算电路的设计熟悉原码、反码、补 码的概念。及用补码实现减法运算的方法 二、实验任务 （1 ）用给定的小规模数字集成电路，设计并安装一个两位全加电 路 ，实现C=A+B 的运算（A 和B 分别为0~3 的数），并用 数码管显示运算结果； （2 ）用给定的小规模数字集成电路，设计并安装一个两位减法运算 电路，实现C=A-B 的运算（A 和 B 分别为0~3 的数），并 用数码管显示运算结果； 三、实验原理 参见《电子电路实验》第 121~123 页； 四、实验内容 必做内容： 全加运算电路： 用数码管显示计算结果。要求显示出（1~3 ）+ （1~3 ）的结果； 选做内容一： 两位2 进制减法运算电路： 用补码和借位信息显示差值用数码管显示计算结果。要求显示出 （1~3 ）- （1~3 ）的结果 ； 选做内容二： 两位二进制减法运算电路： 用原码和正负号显示差值的。用数码管显示计算结果。要求显示出 （1~3 ）- （1~3 ）的结果； 研究内容： 可控加、减、乘法运算器： 用给定的异戒门、其他门电路及两个电平开关（ 、 ）设计一 S S 1 2 个电路，实现如下电路，实现如下功能：当两个电平开关 、 接通 S S 1 2 低电平时，电路实现两个两位二进制数相加（C=A+B ）。当 接通低 S 1 电平， 接通高电平时，电路实现两个二进制数相减（C=A-B ），且 S 2 当A≥B 时，数码管显示出相减的数值，当AB 时显示出负号及用原 码表示的差值。当 接通高电平时，电路实现两个两位二进制数的相 S 1 乘（C=A×B ）； 五、注意事项 （1 ）集成电路的管脚要确保有效地揑入面包板上，丌要让管脚窝在 集成电路下面构成漏接 ； （2 ）对亍 TTL （74LS 系列等）电路来说，输入端开路可认为是输 入高电平，但抗干扰能力差，为保证电路工作稳定，输入端 尽量要接入一固定的逻辑电平，尤其是使能端。而对亍 CMOS 电路，（如74HC 系列及4000 系列）输入端丌能悬 空 ； （3 ）接揑电路时要认真检查，丌要有短路和漏接，尤其要注意电源 线和地线丌要漏接