电地完整性、信号完整性及分析导论.pdfVIP

电地完整性、信号完整性分析导论 目录 （原文） CHAPTER 14 SIGNAL INTEGRITY 14.1. 简介 2 14．2．SI 问题 2 14.2.1. 典型 SI 问题 2 14.2.2. SI产生的地方 3 14.2.3. 电气封装中的SI 3 14.3. SI 分析 3 14.3.1. 设计流程中的SI分析 3 14.3.2. SI 分析原则 5 14.4. 设计中的SI问题 6 14.4.1. 上升时间与SI之关系 6 14.4.2. 传输线效应、反射及串扰 6 14.4.3. 电地噪声 7 14.5. 建模与仿真 9 14.5.1. 电磁建模方法 9 14.5.2. SI 分析工具 9 14.5.3. IBIS 10 14.6. SI 范例 11 参考 13 * “This chapter is contributed by Raymond Y. Chen, Sigrity, Inc., Santa Clara, California. E-mail:chen@” 1 电地完整性、信号完整性分析导论 14.1.简介 在高速数字设计的领域里，信号完整性已经变成了一个关键的问题，给设计工程师带来了越来越严峻的考验。许多 信号完整性问题本质上来说是电磁现象，和本书前面章节中讨论的 EMI/EMC 部分相关。本章我们将要讨论典型的信号 完整性问题及其成因，为什么我们要理解它们以及我们如何来分析和解决这些问题。同时介绍几个目前有效的信号完整 性分析工具及当前的趋势。 SI 在电子设计方面包括了两层意思－时序和信号质量。信号抵达目的地的时间是否和期望的一样？同时到达的情况 如何？信号完整性分析的目的是保证可靠的高速数据传输。在一个数字设计中，信号从一个器件以逻辑电平 1 或者0 的 形式传递到另外一个器件，而逻辑的判断实际上以一定的电平为参考的。在接收端的输入门，参考值Vih 以上的电压被 认为是逻辑高电平，Vil 以下的被认为是逻辑低电平。图14－1 表明在完美逻辑世界中理想电压波形，图14－2 表明的是 实际系统中信号的情况。一连串 1 和0 组成的复杂数据就构成了实际的连续电压波形。接收器件为了得到二进制编码信 息需要对波形进行采样。数据采样过程通常是由时钟信号的上升或者下降沿来触发如图 14－3 。从图形中很清楚数据必 须及时的到达接收端并且在接收器件开始锁存的之前稳定为一个非模糊的逻辑状态。任何数据的延迟或者波形的畸变将 导致数据传输的失败。想象一下一个如图 14－2 的信号波形，当信号采样时，由于过量的振铃在逻辑灰区域，导致逻辑 电平不能被可靠的识别。 图14－1 理想信号波形 图14－2 实际信号波形 图14－3 数据采样过程和时序转变 14．2．SI 问题 14.2.1典型的SI 问题 时序是高速系统的一切。信号时序取决于信号传播的物理长度引起的延迟。同时取决于抵达阀值时波形的形状。信 号波形畸变的原因可能有很多的不同原因。但是针对噪声来说我们最关心的有以下3 个方面： 反射噪声 由于阻抗失配，分支，过孔以及其它互连中存在的不连续性。 串绕噪声