- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
GDOU-B-11-213《基于FPGA的嵌入式软件开发》课程教学大纲
GDOU-B-11-213
课程编号
1710022
学分
3
总学时
54
理论
36
实验/上机
18
英文课程名
Software Programming of Embedded System Based on FPGA
开课院(系)
软件学院
开课系
软件技术系
修订时间
2005年6月5日
课 程 简 介
课程简介:
本课程为软件工程专业嵌入式专业方向的专业课,是开发基于FPGA/CPLD嵌入式系统的必备基础。主要内容包括SOPC Builder 开发工具的学习,NiosⅡ嵌入式处理器设计及其软件和硬件开发流程,熟练使用NiosⅡ集成开发环境(IDE)开发嵌入式系统,利用DSP Builder系统设计工具设计基于QuartusⅡ的IP核。另外,应该学习NiosⅡ嵌入式软核处理器的结构、Avalon接口规范、硬件抽象层(HAL)系统库等基于FPGA嵌入式系统设计中常用的知识。
课 程 大 纲
一、课程的性质与任务:
本课程是软件工程专业嵌入式专业方向的专业课程,目的是培养学生基于FPGA的嵌入式系统的设计和工程实践能力,在专业学习中有比较重要的地位。教学任务主要包括QuartusⅡ的Nios开发过程,重点掌握软件设计流程和设计方法,开发过程中使用的各种工具;基于QuartusⅡIP核设计方法及其相应的设计工具;学习NiosⅡ嵌入式软核处理器的结构、Avalon接口规范、硬件抽象层(HAL)系统库等基于FPGA嵌入式系统设计中常用的知识。
二、课程的目的与基本要求:
通过本课程的学习,最终达到能够使学生进行基于FPGA的嵌入式系统的软硬件设计,熟练掌握全部设计流程,在基于FPGA的嵌入式系统的软件设计方面具有一定的工程能力。
三、面向专业:
软件工程专业
四、先修课程:
计算系统基础、VHDL语言程序设计、嵌入式操作系统、C语言程序设计
五、本课程与其它课程的联系:
本课程的先行课程包括计算系统基础、VHDL语言程序设计、嵌入式操作系统、C语言程序设计。计算系统基础作为专业基础课程为本课程打下必备的硬件基础;VHDL语言程序设计作为本课程最直接的先行课程为定制系统的硬件描述作必须的准备;嵌入式操作系统课程为较为复杂的嵌入式系统嵌入可移植、可裁剪的操作系统做准备;C语言程序设计作为应用程序开发语言。
六、教学内容安排、要求、学时分配及作业:
第1章 概述(6学时)1.1 SOPC及其技术(B)基于FPGA嵌入IP硬核的SOPC系统、基于FPGA嵌入IP软核的SOPC系统1.2 NiosII软核处理器(B)
第2章 SOPC开发流程及开发平台简介(6学时)
2.1 SOPC开发流程(A)硬件开发、软件开发、SOPC基本开发流程简介2.2 简单SOPC实例开发任务及步骤(B)2.3 分析系统需求(C)2.4 使用SOPC Builder创建NiosII系统(A)启动SOPC Builder、指定目标FPGA和时钟设置、添加Nios II处理器内核、添加片内存储器、添加PIO、添加系统ID外设、指定基地址和中断请求优先级、设置Nios II复位和异常地址、生成Nios II系统2.5 集成Nios II系统到Quartus II工程(A)添加NiosII系统模块到QuartusII顶层模块、添加引脚和其他基本单元、选择器件型号、分配FPGA引脚、器件和引脚的其他设置2.6 设置编译选项并编译硬件系统(A)设置编译选项、编译硬件系统、查看编译报告、下载硬件设计到目标FPGA2.7 使用Nios II IDE建立用户程序(A)创建一个新的C/C++应用工程、设置C/C++应用工程系统属性、编译连接工程2.8 调试/运行程序(B)在目标硬件上运行程序、在目标板上调试程序
第3章 Nios II体系结构(6学时)3.1 Nios II处理器结构(B)3.2 Nios II的寄存器文件(B)3.3 算术逻辑单元(ALU)(C)3.4 复位信号(C)3.5 Nios II处理器运行模式(C)3.6 异常和中断控制器(C)3.7 Nios II的异常处理(C)3.8 存储器及I/O结构(C)3.9 存储器和外设访问(C)3.10 NiosII处理器性能(B)
第4章 NiosII外围设备(6学时)4.1 并行输入/输出内核(B)4.2 SDRAM控制器内核(B)4.3 CFI控制器内核(C)4.4 EPCS控制器内核(B)4.5 定时器内核(B)4.6 UART内核(B)4.7 JTAG_UART内核(B)4.8 SPI内核(C)4.9 DMA内核(C)4.10 带Avalon接口的互斥内
文档评论(0)