系统时钟与其他功能模块--苦心收集.pptVIP

本章目录 12.1 时钟和复位产生模块概述 12.2 CRG模块的编程方法 12.3 CRG模块的其他功能 12.4 HCS12系列非常用特殊功能模块 12.1 时钟和复位产生模块概述 12.1 时钟和复位产生模块概述 12.1.1 锁相环技术 锁相环技术与频率合成技术 锁相环频率合成器的基本原理 12.1 时钟和复位产生模块概述 12.1 时钟和复位产生模块概述 12.1.2 CRG模块的结构框图 12.2 CRG模块的编程方法 12.2.1 CRG模块寄存器 CRG合成器寄存器(SYNR) CRG参考分频寄存器(REFDV) CRG标志寄存器(CRGFLG) CRG中断使能寄存器(CRGINT) CRG时钟选择寄存器(CLKSEL) CRG PLL控制寄存器(PLLCTL) CRG实时中断控制寄存器(RTICTL) CRG看门狗控器寄存器(COPCTL) 12.2 CRG模块的编程方法 12.2.2 PLL编程实例 初始化步骤： （1）禁止中断； （2）CLKSEL的第7位置0，选择系统时钟源为OSCCLK，在PLL程序执行前，内部总线频率=OSCCLK/2； （3）禁止PLL； （4）根据需要的时钟频率设置SYNR和REFDV寄存器； （5）打开PLL； （6）通过判断CRGFLG寄存器的LOCK位，确定PLL是否稳定； （7）时钟频率稳定后，允许锁相环时钟源作为