第6章VHDL设计初步.docVIP

VHDL设计初步 第一节 2选1多路选择器的VHDL描述 【例1-1】 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s=0 ELSE b ; END ARCHITECTURE one ; 【例1-2】 【例1-4】 ENTITY mux21a IS ENTITY mux21a IS PORT ( a, b : IN BIT; PORT ( a, b : IN BIT; s : IN BIT; s : IN BIT; y : OUT BIT ); y : OUT BIT ); END ENTITY mux21a; END ENTITY mux21a; ARCHITECTURE one OF mux21a IS ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGIN BEGIN IF s = 0 THEN d = a AND (NOT S) ; y = a ; ELSE e = b AND s ; y = b ; y = d OR e ; END IF; END ARCHITECTURE one ; END PROCESS; 【例1-3】 END ARCHITECTURE one ; . . . ARCHITECTURE one OF mux21a IS BEGIN y=(a AND(NOT s)) OR (b AND s); END ARCHITECTURE one ; 图1-1 mux21a实体 图1-2 mux21a结构体 例1-1是2选1多路选择器的VHDL完整描述，即可以直接综合出实现相应功能的逻辑电路及其功能器件。图1-1是此描述对应的逻辑图或者器件图，图中，a和b分别是两个数据输入端的端口名，s为通道选择控制信号输入端的端口名，y为输出端的端口名。“mux21a”是此器件的名称，这类似于“74LS138”、“CD4013”等器件的名称。电路图图1-2是例1-1综合后获得的电路，因而可以认为是多路选择器“mux21a”内部电路结构。 由例1-1可见，此电路的VHDL描述由两大部分组成： 1、由关键词ENTITY 引导，以 END ENTITY mux21a结尾的语句部分，称为实体。实体描述电路器件的外部情况及各信号端口的基本性质。图1-1可以认为是实体的图形表达。 2、由关键词ARCHITECTURE引导，以END ARCHITECTURE one结尾的语句部分，称为结构体。结构体描述电路器件的内部逻辑功能或电路结构。图1-2是此结构体的原理图表达。 在VHDL结构体中用于描述逻辑功能和电路结构的语句分为顺序语句和并行语句两部分，顺序语句的执行方式十分类似于普通软件语言的程序执行方式，都是按照语句的前后排列方式顺序执行的。而在结构体中的并行语句，无论有多少行，都是同时执行的，与语句的前后次序无关。 例1-1中的逻辑描述是用一句WHEN_ELSE结构的并行语句表达的。它的含义是，当满足条件s=0，即s为低电平时a输入端的信号传送至y ，否则，即s为高电平时，b 输入端的信号传送至y 。 也可以用其他的语句形式来描述以上相同的逻辑行为。例1-2和例1-3中的功能描述语句都是并行语句，是用布尔方程的表