DVB系统中扰码发生器的FPGA实现.pdfVIP

2009年第12期，第42卷 通 信 技 术 Vo1．42，No．12，2009 总第 216期 CommunicationsTechnology No．216，Tota1ly DVB系统中扰码发生器的FPGA实现 吕 锋， 徐宇白 (武汉理工大学信息学院通信试验室，湖北 武汉 430070) 【摘 要】为了保证在任何情况下进入数字电视 DVB传输系统的数据码流中 “0”与 “1”的概率都能基本相等，传输 系统首先要用一个伪随机序列对输入的MPEG一2码流进行扰乱处理。给 出了DVB标准中扰码发生器的FPGA设计方案 ，并以 A1tera公司的QuartusII为开发平台，运用 Veri1og语言描述 了各部分设计并给 出仿真结果。 【关键词】数字视频广播；扰码发生器；FPGA；m序列 【中图分类号】TN919．3 【文献标识码】A 【文章编号】1002—0802(2009)