《计算机系统结构(第2版)》清华课件第5章.ppt

计算机系统结构 第五章 标量处理机 第5章 标量处理机 5.1 先行控制技术 5.1.1 指令的重叠执行方式 1.顺序执行方式 执行n条指令所用的时间为： 如果每段时间都为t，则执行n条指令所用的时间为：T＝3 n t 主要优点：控制简单，节省设备 主要缺点：速度慢，功能部件的利用率低 2.一次重叠执行方式 如果两个过程的时间相等，则执行n条指令的时间为：T＝(1+2n)t 主要优点： 指令的执行时间缩短， 功能部件的利用率明显提高。 主要缺点： 需要增加一些硬件， 控制过程稍复杂。 3.二次重叠执行方式 如果三个过程的时间相等，执行n条指令的时间为：T＝(2＋n）t 在理想情况下，处理机中同时有三条指令在执行。 处理机的结构要作比较大的改变，需要采用先行控制技术。 5.1.2 先行控制方式的原理 1.采用二次重叠执行方式必须解决两个问题： (1)有独立的取指令部件、指令分析部件和指令执行部件 把一个集中的指令控制器，分解成三个独立的控制器： 存储控制器、指令控制器、运算控制器 (2)要解决访问主存储器的冲突问题 取指令、分析指令、执行指令都可能要访问存储器 2.解决访存冲突的方法： (1)采用低位交叉存取方式： 这种方法不能根本解决冲突问题。 指令、读操作数、写结果。 (2)两个独立的存储器：独立的指令存储器和数据存储器。 如果再规定，执行指令所需要的操作数和执行结果只写到通用寄存器，则取指令、分析指令和执行指令就可以同时进行。 在许多高性能处理机中，有独立的指令Cache和数据Cache。这种结构被称为哈佛结构。 (3)采用先行控制技术 采用先行控制技术的关键是缓冲技术和预处理技术。 缓冲技术通常用在工作速度不固定的两个功能部件之间。设置缓冲栈的目的是用来以平滑功能部件之间的工作速度。 在采用了缓冲技术和预处理技术之后，运算器能够专心于数据的运算，从而大幅度提高程序的执行速度。 5.1.3 处理机结构 1.三个独立的控制器： 存储控制器、指令控制器、运算控制器。 2.四个缓冲栈： 先行指令缓冲栈、先行读数缓冲栈、先行操作栈、后行写数栈。 3.处理机组成 4.先行指令缓冲栈的组成 作用：只要指令缓冲栈没有充满，就自动发出取指令的请求。 设置两个程序计数器： 先行程序计数器PC1，用来指示取指令， 现行程序计数器PC，记录指令分析器正在分析的指令地址。 5.存在的主要问题： 各类指令“分析”和“执行”的时间相差很大 数据相关 转移或转子程序指令 先行缓冲站的组成 5.1.4 指令执行时序 设置了指令缓冲栈，取指令的时间就可以忽略不计。 一条指令的执行可分为2个过程 1.分析指令和执行指令时间不相等时的情况 2.采用先行缓冲栈的指令执行过程 先行读数栈,先行操作栈,后行写数栈。 理想情况下，指令执行部件应该一直忙碌。 连续执行n条指令的时间为： 5.1.5 先行缓冲栈 设置先行缓冲栈的目的：使指令分析器和指令执行部件能够独立工作。 1.先行指令缓冲栈： 处于主存储器与指令分析器之间 用它来平滑主存储器取指令和指令分析器使用指令之间的速度差异 RR型指令，不必处理，直接送先行缓冲栈 RS型指令，主存有效地址送先行读数栈，用该先行读数栈的寄存器编号替换指令中的主存地址码部分，形成RR*指令送先行缓冲栈 RI型指令，指令中的立即数送先行读数栈，用该先行读数栈的寄存器编号替换指令中的立即数部分，形成RR*指令送先行缓冲栈 转移指令，一般在指令分析器中直接执行。 2.先行操作栈 处于指令分析器和运算控制器之间 使指令分析器和运算器能够各自独立工作。 采用先进先出方式工作，由指令寄存器堆和控制逻辑组成。 3.先行读数栈 处于主存储器与运算器之间 滑运算器与主存储器的工作 每个缓冲寄存器由地址寄存器、操作数寄存器和标志三部分组成。也可以把地址寄存器和操作数寄存器合为一个。 当收到从指令分析器中送来的有效地址时，就向主存申请读操作数。 读出的操作数存放在操作数寄存器中或覆盖掉地址寄存器中的地址。 4.后行写数栈 每个后行缓冲寄存器由地址寄存器、数据寄存器和标志三部分组成。 指令分析器遇到向主存写结果的指令时，把形成的有效地址送入后行写数栈的地址寄存器中，并用该地址寄存器的编号替换指令的目的地址部分，形成RR*指令送入先行操作栈。 当运算器执行这条RR*型写数指令时， 只要把写到主存的数据送到后行写数栈的数据寄存器中即可。 5.采用先行控制方式时一个程序的执行情况： 5.1.6 缓冲深度的设计方法 以静态分析为主，通过模拟来确定缓冲深度。 1.先行指令缓冲栈的设计 考虑两种极端情况：假设缓冲深度为DI (1)先行指令缓冲栈已经充满 指令流出的速度最快，例如