使用ModelSim完成基本HDL仿真.docVIP

使用ModelSim完成基本的HDL仿真 时间:2010-02-22 16:12来源:芯合FPGA学习网 作者:admin 点击: 358次 这里我们教大家使用ModelSim完成基本的HDL仿真。所应用的仿真代码是ModelSim自带的。 ????? 这里我们教大家使用ModelSim完成基本的HDL仿真。所应用的仿真代码是ModelSim自带的。安装了ModelSim后，可以在安装目录的examples/tutorials/verilog/basicSimulation下找到counter.v 和tcounter.v。其中counter.v是被验证设计，tcounter.v是Testbench。??? 仿真过程如下1.打开ModelSim，首先建立一个新的Project，选择File-New-Project， 图12.?在弹出的Create Project窗口中给Project任意起一个名字，并指定Project的目录（Project Location）。我们假设Project Name为TestCounter，创建的Library名为work（所有我们编译后的代码的模块将被放入到work库中）。如下图所示： ?图23.点击OK后弹出添加HDL代码到Project的窗口，如下图： ?图3 我们选择Add Existing File，假设$ModelSim是你的ModelSim的跟目录，则添加下面两个文件：$ModelSim/examples/tutorials/verilog/basicSimulation/counter.v $ModelSim /examples/tutorials/verilog/basicSimulation/tcounter.v添加文件的窗口如下图所示 图4Tcounter.v的源代码如下： module?test_counter;? ? ? reg?clk,?reset; ? wire?[7:0]?count;? ? ? counter?dut?(count,?clk,?reset);? ? ? initial?//?Clock?generator ? ??begin ? ????clk?=?0; ? ????forever?#10?clk?=?!clk; ? ??end ? ?? ? initial?//?Test?stimulus ? ??begin ? ????reset?=?0; ? ????#5?reset?=?1; ? ????#4?reset?=?0; ? ??end ? ?? ? initial ? ????$monitor($stime,,?reset,,?clk,,,?count);? ? ???? ? endmodule??? ? counter.v的源代码如下： module?counter?(count,?clk,?reset); ? output?[7:0]?count; ? input?clk,?reset;? ? ? reg?[7:0]?count; ? parameter?tpd_reset_to_count?=?3; ? parameter?tpd_clk_to_count???=?2;? ? ? function?[7:0]?increment; ? input?[7:0]?val; ? reg?[3:0]?i; ? reg?carry; ? ??begin ? ????increment?=?val; ? ????carry?=?1b1; ? ????/*? ? ?????*?Exit?this?loop?when?carry?==?zero,?OR?all?bits?processed? ? ?????*/? ? ????for?(i?=?4b0;?((carry?==?4b1)??(i?=?7));??i?=?i+?4b1) ? ???????begin ? ?????????increment[i]?=?val[i]?^?carry; ? ?????????carry?=?val[i]??carry; ? ???????end ? ??end??????? ? endfunction? ? ? always?@?(posedge?clk?or?posedge?reset) ? ??if?(reset) ? ?????count?=?#tpd_reset_to_count?8h00; ? ??else? ?????count?=?#tpd_clk_to_count?increment(count);? ? ? /************************************************************