数字电路4.ppt

第 4 章 集成触发器 概　述 一、触发器的基本特性和作用 二、触发器的类型 4.1 触发器的基本形式 一、基本 RS 触发器 应用举例 4.1.2 同步触发器 四.同步触发器的空翻 无空翻触发器 一、无空翻触发器的类型和工作特点 4.3.2 主从JK触发器 电路结构 主从结构JK触发器(简称主从JK触发器)如图所示，它把主从RS触发器的Q和 作为一对附加的控制信号接回到输入端，为表示与主从 触发器在逻辑功能上的不同，以J、K 表示两个信号输入端。 主从JK触发器的特性表 具有多输入端的JK触发器 3. 逻辑功能特点 和主从RS触发器一样，主从JK触发器中的主触发器和从触发器也是工作在CP的不同时区内。因此输入J、K状态的变化不会直接影响主从JK触发器的输出状态。但是主触发器仍然会在CP=1期间随J、K状态的变化发生空翻现象，所不同的是在J、K状态多次变化期间，主从JK触发器的状态变化只发生一次。 边沿JK触发器 1. 电路结构 边沿JK触发器如图所示，它是利用与非门G3、G4传输延迟时间实现的下降沿触发的边沿触发器。图形符号中CP输入端内侧的“”和框外侧的小圆圈共同表示触发器在CP下降沿触发。如果去掉小圆圈表示CP上升沿触发。 2. 工作原理 当CP=1时 当CP从1跳变为0时 边沿JK触发器的特性表 3. 逻辑功能特点 边沿JK触发器没有一次空翻现象，具有更强的抗干扰能力，也不必约定在CP=1期间驱动信号J、K状态不变。 另外，这种边沿JK触发器要求门G3、G4的传输延迟时间大于基本的RS触发器翻转时间，才能达到利用门电路的传输延迟实现边沿触发的目的。 三、边沿触发器工作波形分析举例 二、常用无空翻触发器及其符号 4.4 触发器的应用 一、触发器的五种逻辑功能及其转换 二、触发器的应用与分析举例 无空翻触发器的学习重点是根据逻辑符号识别其功能，理解其应用。下面介绍常用无空翻触发器的符号及其应用注意事项。 主从 RS 触发器 主从 JK 触发器 主从触发器 Q Q 1J J C1 CP 1K K 边沿触发器 TTL 维持阻塞 D 触发器(通常 上升沿触发) TTL 边沿 JK 触发器(通常下降沿触发) CMOS 边沿 D 触发器和边沿 JK 触发器(通常上升沿触发) Q Q 1S S C1 CP 1R R Q Q C1 CP 1D D CP 触发的边沿 D 触发器 C1 Q Q C1 CP D 具有异步端的边沿 D 触发器 1D S SD R RD R RD S SD 执行 Qn+1 = D 1 1 ↑ 1 1 在 CP ? 时刻 0 0 ↑ 1 1 Qn × 1 1 1 保持不变 Qn × 0 1 1 禁 用 不定态 × × 0 0 异步置 1 1 × × 0 1 异步置 0 0 × × 1 0 说 明 Qn+1 D CP SD RD 异步端低电平有效的上升沿触发式 D 触发器功能表 Q Q 1J J CP 1K K C1 CP 触发的边沿 JK 触发器 C1 Q Q 1J J CP 1K K C1 CP 触发的边沿 JK 触发器 C1 具有异步端的 边沿 JK 触发器 Q Q 1J J CP 1K K R S C1 RD SD Q Q 1J J CP 1K K R S C1 RD SD 异步端低电平有效 异步端高电平有效 R RD R RD S SD S SD Qn 1 1 ↓ 0 0 1 0 1 ↓ 0 0 0 1 0 ↓ 0 0 在 CP↓时刻执行 JK 功能 Qn 0 0 ↓ 0 0 Qn × × 1 0 0 保持不变 Qn × × 0 0 0 禁用 不定 × × × 1 1 置 1 1 × × × 1 0 置 0 0 × × × 0 1 说 明 Qn+1 K J CP SD RD 异步端高电平有效的下降沿触发式 JK 触发器功能表 注 意 (1) 弄清时钟触发沿是上升沿还是下降沿？ (2)弄清有无异步输入端？异步置 0 端和异步置 1 端是低电平有效还是高电平有效？ (4) 边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿(或下降沿)成立。 (3) 异步端不受时钟 CP 控制，将直接实现置 0 或置 1。触发器工作时，应保证异步端接非有效电平。 J CP K T 解： [例]设触发器初态为 1，试对应输入波形画出 Q1、Q2 的波形。 触发器初态为 1 Q1 Q1 CP J C1 1J (a) (b) S