通信指导书.docVIP

本实实验1 数字基带信号与AMI/HDB3编译码 1.1 实验目的 1、掌握单极性码、双极性码、归零码、非归零码等基带信号波形特点。 2、掌握AMI、HDB3码的编码规则。 3、掌握从HDB3码信号中提取位同步信号的方法。 4、掌握集中插入帧同步码同步时分复用信号的帧结构特点。 1.2 基本原理 本实验使用数字信源模块和AMI/HDB3编译码模块。 1、数字信源模块 本模块是整个实验系统的发终端，模块内部使用+5V电压，其原理方框图如图1.1所示，电原理图如图1.2所示。本模块产生NRZ信号，信号速率约为170.5kbps，帧结构如图1.3所示。信号的帧长为24位，其中首位无定义，第2位到第8位是帧同步码（7位巴克码1110010），另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码同步时分复用信号。实验设备上，数据码用红色发光二极管指示，帧同步码及无定义位用绿色发光二极管指示。发光二极管亮状态表示“1”码，熄状态表示“0”码。 图1.1 数字信源方框图 图1.2 数字信源模块电原理图  图1.3 信源输出信号帧结构 本模块有以下信号测试点及输出点： ( CLK 晶振信号测试点 ( BS-OUT 信源位定时信号测试点/输出点 ( FS 信源帧定时信号测试点 ( NRZ-OUT(AK) NRZ信号(绝对码AK) 测试点/输出点 图1.1中各单元与图1.2所示电路图上元器件对应关系如下： ( 晶振 CRY：晶体；U1：反相器7404 ( 并行码产生器 K1、K2、K3：8位手动开关，从左到右依次与帧同步码、数据1、数据2相对应；发光二极管：左起分别与一帧中的24位代码相对应 ( 八选一 U5、U6、U7：8位数据选择器4512 而分频器、三选一、倒相器、抽样等单元由一片CPLD（Altera公司的EPM7064芯片或其全兼容芯片－ATMEL公司的ATF1504AS）完成。下面对其工作过程进一步说明。 （1）分频器 首先完成13分频，输入信号频率为4433KHz，输出信号频率为341KHz。 然后进行16分频，由16分频器提供BS、S1、S2、S3等4个信号，分别是2分频、4分频、8分频及16分频信号。2分频产生的BS位定时信号，频率为170.5kHz。S1、S2、S3为3个选通信号，频率分别为BS信号频率的1/2、1/4和1/8。 再对S3信号作3分频，分别输出选通信号S4、S5，这两个信号的频率相等、等于S3信号频率的1/3－对应帧时钟频率。 分频器输出的S1、S2、S3、S4、S5等5个信号的波形如图1.4所示。 （2）八选一 采用8路数据选择器4512，它内含了8路传输数据开关、地址译码器和三态驱动器，其真值表如表1.1所示，表中Φ表示任意值。U5、U6和U7的地址信号输入端A、B、C并连在一起并分别接S1、S2、S3信号，它们的8个数据信号输入端x0 ~ x7分别与K1、K2、K3输出的8个并行信号连接。由表1.1可以得出U5、U6、U7的输出信号，它们都是速率为170.5kbps、以8位为周期的串行信号。 表1.1 4512真值表 C B A INH DIS Z 0 0 0 0 0 x0 0 0 1 0 0 x1 0 1 0 0 0 x2 0 1 1 0 0 x3 1 0 0 0 0 x4 1 0 1 0 0 x5 1 1 0 0 0 x6 1 1 1 0 0 x7 Φ Φ Φ 1 0 0 Φ Φ Φ Φ 1 高阻 （3）三选一 三选一电路原理同八选一电路，不过是利用CPLD实现。S4、S5信号作为选通信号，控制输入到CPLD的三个八选一单元的串行数据不同时段输出。这样NRZ输出端即是一个速率为170.5kbps的同步时分复用信号，此信号为单极性非归零信号（NRZ）。 图1.4 分频器输出信号波形 （4）倒相与抽样 图1.1中的NRZ信号的脉冲上升沿或下降沿比BS信号的下降沿稍有点迟后。在数字调制模块中，有一个将绝对码变为相对码的电路，要求输入的绝对码信号的上升沿及下降沿与输入的位定时信号的上升沿对齐，而这两个信号由数字信源提供。倒相与抽样就是为此而设计的，它们使NRZ-OUT及BS-OUT信号满足数字调制模块中码变换电路的要求。 FS信号、NRZ-OUT信号之间的相位关系如图1.5所示，图中NRZ-OUT的无定义位为0，帧同步码为1110010，数据1数据2FS信号的低电平和高电平持续时间分别为