阻抗控制指引.docVIP

1.0 目的 确定阻抗控制的要求，规范阻抗计算方法，拟定阻抗测试COUPON设计之准则，确保产品能够满足生产的需要及客户要求。 2.0 范围 所有需要阻抗控制产品的设计、制作及审核。 2.1 定义 阻抗的定义：在某一频率下，电子器件传输信号线中，相对某一参考层，其高频信号或电磁波在传播过程中所受的阻力称之为特性阻抗，它是电阻抗，电感抗，电容抗……的一个矢量总和。 2.2 阻抗的分类：目前我司常见的阻抗分为：单端（线）阻抗、差分（动）阻抗、共面阻抗此三种情况。 2.2.1单端（线）阻抗：英文single ended impedance，指单根信号线测得的阻抗。 2.2.2差分（动）阻抗：英文differential impedance,指差分驱动时在两条等宽等间距的传输线中测试到的阻抗。 2.2.3共面阻抗：英文coplanar impedance,指信号线在其周围GND/VCC（信号线到其两侧GNE/VCC间距相等）之间传输时所测试到的阻抗。 3.0 职责 3.1 工程部负责本文件的编制及修订。 3.2 MI设计人员负责对客户资料中阻抗要求的理解及转换，负责编写阻抗控制的流程指示、菲林修改指示几阻抗测试COUPON的设计。MI在生产使用过程中负责解释相关条款内容。 3.3 品保部QAE负责对工程资料的检查及认可。 4.0内容 4.1阻抗设计流程： 4.2 阻抗控制需求的决定条件： 当信号在PCB板导线中传输时，若导线的长度接近信号波长的1/7，此时的导线便成为信号传输线，一般信号传输线均需做阻抗控制。PCB制作时，依客户要求决定是否需管控阻抗，若客户要求某一线宽需做阻抗控制，生产时则需要管控改线宽的阻抗。 4.3 阻抗匹配的三个要素： 4.3.1 输出阻抗（原始主动零件）→特性阻抗（信号线）→输入阻抗（被动零件） ↓（PCB板） 阻抗的匹配 4.3.2 当信号在PCB上传输时，PCB板的特性阻抗必须与头尾元件的电子阻抗相匹配，一但阻抗值超出公差，所传出的信号能量将出现反射、散射、衰减或延误等现象，从而导致信号不完整，信号失真。 4.4 阻抗影响因素： 4.4.1 Er：介质介电常数，与阻抗值成反比，介电常数按新提供的《板材介电常数表》计算。 4.4.2 H1，H2，H3...:线路层雨接地层间介质厚度，与阻抗值成正比。 4.4.3 W1：阻抗线先底宽度；W2阻抗线线面宽度，与阻抗值成正比。 A：当内层底铜为HOZ时，W1=W2+0.3mil;内层底铜为10Z时，W1=W2+0.5mil;当内层底铜为20Z时，W1=W2+1.2mil。 B：当外层底铜为HOZ时，W1=W2+0.8mil; 外层底铜为10Z时，W1=W2+1.2mil;当外层底铜为20Z时，W1=W2+1.6mil。 C：W1为原稿阻抗线宽。 4.4.4 T:铜厚，与阻抗值成反比。 A：内层为基板铜厚，HOZ按15UM计算；10Z按30UM计算；20Z按65UM计算。 B：外层为铜箔厚度+镀铜厚度，依据孔铜桂格而定，当底铜为HOZ，孔铜（平均20UM,最小18UM）） 4.5.1.2 Coated Microstrip 4.5.1.3 Embedded Microstrip 4.5.1.4 Offset stripling 4.5.1.5 Offset stripline 4.5.1.6 4.5.2.2 Edge-coupled Coated Microstrip 4.5.2.3 Edge-coupled Embedded Microstrip 4.5.2.4 Edge-coupled Offset stripline Edge-coupled Offset stripline 4.5.2.6 Edge-coupled Offset stripline 4.5.2.7 Edge-coupled Coated Microstrip 4.5.3 常见的共面阻抗计算模式 4.5.3.1 Surface coplanar waveguide 4.5.3.2 Coated coplanar strips 4.5.3.3 Surface coplanar waveguide with ground 4.5.3.4 Coated coplanar waveguide with grond 4.5.3.5 Embe