VHDL语言进行集成 电路设计.pptVIP

主讲人 曾繁泰 山东大学 VHDL程序设计教程 主讲人 曾繁泰 概论 本章阐述在VHDL程序设计完成之后，怎样进行处理，才能完成集成电路设计的过程。 计算机的应用促进了新学科的诞生。 EDA 工程就是以计算机为工作平台，以EDA 软件工具为开发环境，以硬件描述语言为设计语言，以可编程器件为实验载体,以ASIC、SOC芯片为设计目标，以电子系统设计为应用方向电子产品自动化设计过程。 现代电子设计方法是现代电子设计的基础，是电子线路原理设计，电子系统整机设计,集成电路芯片设计的方法学。 现代电子设计方法的研究目标主要是怎样用VHDL语言设计超大规模专用集成电路（ASIC），怎样对一片超大规模集成电路进行功能划分，VHDL语言描述、逻辑综合、仿真分析、形式验证、设计实现是现代电子设计方法要解决的主要问题。 电子设计技术的进展 经典电子设计方法的特征 采用自下而上的（Bottom UP）的设计方法。 :采用通用元器件，每个元器件的功能都是确定的，利用这些元器件搭建目标功能模块。设计者必须对成千上万种通用元器件的性能特点熟练掌握，并且元器件容易购到，成本较低。 在硬件模块电路构成之后才能进行硬件、软件调试。如果设计过程中的问题到后期才会被发现，这就可能造成推翻设计重新开始的危险，使设计周期大大加长，延误了电子产品的按时推出。 设计文件以电路原理图为核心。