FPGA动态可重构数字电路容错系统研究.pdfVIP

第 卷第 期 ! # 东南大学学报（自然科学版 ） 3?9 @! *? @# 年 月 $ % （ ） 79A $ ’()*+, ’- .’(/01+./ (*231).2/4 *567859 .:;=: 1;6;?= -BC+ 动态可重构数字电路容错系统的研究! 朱明程 温 粤 （深圳大学信息工程学院，深圳DEFG ） 摘 要 在介绍-BC+ 动态可重构技术原理的基础上，探讨了该技术在数字电路容 错系统中的应用方法和构成原理，并针对某心脏起搏器电路系统，采用-BC+ 动态可 重构方法进行了系统的容错设计与实验 结果表明， 动态可重构容错系统作为 H -BC+ 数字电路容错系统设计的新方法，和传统的容错系统相比，不仅大大节省硬件资源的 开销，且自适应能力强，可靠性高H 关键词 -BC+；动态可重构；数字电路；容错系统 分类号 /B!!$ @ E 随着数字电路系统设计的规模增大，复杂性提高，系统运行的可靠性问题日益引人注目H 所谓可靠性，是指“一个系统在一定的环境下，在所给定的时间内能按预定的要求完成一定功 能的概率”这个定义也可这样理解，系统中虽然存在故障，只要不影响正常功能的执行和完 H 成，仍然是“可靠”的H 提高系统可靠性的基本方法有两大类：即故障预防（ ）和故障容错（ K5796 L8M=6;?= K5796 6?98N ）故障预防是抑制故障的产生，如优选元器件或功能模块 但事实上要完全抑制故障的产 5=6 H H 生既不现实，也不可能，因而只能设法减少故障的产生 故障容错是利用冗余的元件或部件去 H 屏蔽已发生故障对系统的影响，它需要增加系统内软件和硬件的开销H 故障容错的确切定义是：如果一个系统在出现一定的运行性故障（ ）时，能 ?L856;?=59 K5796 够依靠系统内驻的能力以保持系统连续正确地执行其程序和输入输出功能，则这个系统称作 故障容错系统H 故障容错系统对可预料的和不可预料的 种故障都能产生屏蔽作用，可预料的故障往往 $ 可以模型化，因此，比较容易屏蔽H 而对于不可预料的故障，如3,.2 芯片中的随机故障，根本无 法用若干有限模型去描述，因此屏蔽这样的故障是很困难的 即使芯片中有若干冗余模块的容 H ［］ 错设计，往往也无能为力 E H 基于 技术的现场可编程门阵列（ ），可以通过对芯片重新布局布线及网表数据 .)+O -BC+ 重载，实现芯片逻辑功能的现场重构和修改 特别是近年来，随着器件结构改进和缓存逻辑 H （ ）概念的提出，基于 编程的 器件，不仅使在系统可编程（ ）和在系统 :5:P 9?Q;: .)+O -BC+