数字电子钟课程设计15862.docVIP

数字电子钟课程设计 西安理工大高科学院 设计题目：数字电子钟 班级：08 计科 学号姓名： 高鑫乙 报告成绩： 指导老师：许开君 杨萍芳 调试地点：理工大高科学院数字电子实验室 调试时间：2011 01 01 报告页数： 报告完成时间：2010 01 06 设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 目录 1·设计技术参数.................................. 2·设计原理及框图................................ 3.数字钟的构成................................... 4·晶体振荡器电路................................ 5·分频器电路.................................... 6·译码驱动电路.................................. 7·数字中的工作原理............................. 8·晶体振荡器电路............................... 9·分频器电路.................................. 10·时间计算单元............................... 11·译码显示.................................... 12·电源电路................................... 总结........................................... 参考文献及资料................................. 设计技术参数 1．时制式为24小时制。 2．采用LED数码管显示时、分，秒采用数字显示。 3．具有方便的时间调校功能。 4．计时稳定度优于10-4 ，可精确校正计时精度。 5．交流220V供电，但停电24小内要维持正常计时（停电可不显示时间）。 6．其它附加功能（显示星期、报时、停电查看时间）。 设计原理及其框图 数字钟的构成 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒、星期”计数器、译码器及 显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。每累计24小时，发出一个“星期脉冲”信号，该信号将被送到“星期计数器”，“星期计数器” 采用7进制计时器，可实现对一周7天的累计。译码显示电路将“时”、“分”、“秒”、“星期”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”、“星期”显示数字进行校对调整的。附图 SZZ-1所示为数字钟的一般构成框图。 晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，此外还有一校正电容可以对温度进行补偿，以提高频率准确度和稳定度，使稳定度优于10-4，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 分频器电路 分频器电路将32768Hz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计