数电课设 脉冲序列发生器和十进制加法计数器.docVIP

目录 绪论 4 一.计数器 4 二.串行序列信号的检测 5 课 题 一 6 1 脉冲序列发生器（脉冲 6 1.1 课程设计的目的： 6 1.2 设计过程： 6 课 题 二 10 2 十进制加法计数器 10 2.1 课程设计的目的： 10 2.2 设计过程 10 总结 15 参考文献 15 绪论 一.计数器 计数器是用来累计时钟脉冲（CP脉冲）个数的时序逻辑部件。它是数字系统中用途最广泛的基本部件之一，几乎在各种数字系统中都有计数器。它不仅可以计数，还可以对CP脉冲分频，以及构成时间分配器或时序发生器，对数字系统进行定时、程序控制操作。此外，还能用它执行数字运算。 1、计数器的特点： 在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能实现计数状态的电子电路称为计数器。特点为:（1）该电路一般为Moore型电路，输入端只有CP信号。（2）从电路组成看，其主要组成单元是时钟触发器。 2、 计数器分类 1 按CP脉冲输入方式，计数器分为同步计数器和异步计数器两种。 同步计数器：计数脉冲引到所有触发器的时钟脉冲输入端，使应翻转的触发器在外接的CP脉冲作用下同时翻转。 异步计数器: 计数脉冲并不引到所有触发器的时钟脉冲输入端，有的触发器的时钟脉冲输入端是其它触发器的输出，因此，触发器不是同时动作。 2 按计数增减趋势，计数器分为加法计数器、减法计数器和可逆计数器三种。 加法计数器：计数器在CP脉冲作用下进行累加计数（每来一个CP脉冲，计数器加1）。 3 按数制分为二进制计数器和非二进制计数器两类。 二进制计数器：按二进制规律计数。最常用的有四位二进制计数器，计数范围从0000到1111。 异步加法的缺点是运算速度慢，但是其电路比较简单，因此对运算速度要求不高的设备中，仍不失为一种可取的全加器。同步加法优点是速度快，虽然只比异步加法快千分之一甚至几千分之一秒，但对于计数器来讲，却是十分重要的。 所以，在这个高科技现代社会中，同步二进制计数器应用十分广泛。 二.串行序列信号的检测 序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号. 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的相同，则输出 1，否则输出 0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码与预置数的对应码相同。设计中一般采用状态机来实现。 　　信号发生器又称信号源或振荡器，它是指产生所需参数的电测试信号的仪器。在生产实践和科技领域中有着广泛的应用。按信号波形可分为正弦信号、函数（波形）信号、脉冲信号和随机信号发生器等四大类。各种波形曲线均可以用三角函数方程式来表示。常见的有函数信号发生器。 根据结构不同,它可分为反馈移位型和计数型两种. 　1、移位型序列信号发生器 　　信号发生器又称信号源或振荡器，它是指产生所需参数的电测试信号的仪器。在生产实践和科技领域中有着广泛的应用。按信号波形可分为正弦信号、函数（波形）信号、脉冲信号和随机信号发生器等四大类。各种波形曲线均可以用三角函数方程式来表示。常见的有函数信号发生器。 　移位型序列信号发生器是由移位寄存器和组合电路两部分构成，组合电路的输出，作为移位寄存器的串行输入。由n位移位寄存器构成的序列信号发生器所产生的序列信号的最大长度为：P 2n 　2、计数型序列信号发生器 　　计数型序列信号发生器能产生多组序列信号,这是移位型发生器所没有的功能.计数型序列信号发生器是由计数器组成. 课题一 设计一周期性输脉冲序列 1.1 课程设计的目的： 1、了解同步计数器的工作原理和逻辑功能。 2、掌握计数器电路的分析、设计方法及应用。 3、熟悉设计过程和边沿JK触发器原理。 1.2 设计过程 状态转换图 /0 /1 /0 000 001 010 011 /0 /1 111 110 101 100 /1 /0 /1 图1.1.1 冲序列的状态图 排列： 选择触发器，求时钟方程，输出方程和状态方程 选择触发器 选用3个时钟下降沿触发的边沿JK触发器 求时钟方程