功耗和时延双重驱动VLSI布局算法.pdfVIP

　第 19 卷第 1 期　 　　　　　　　半　导　体　学　报　　　　　 　　 . 19, . 1　 V o l N o 　1998 年 1 月　　　　　　 　　　　　　 . , 1998　 CH IN ESE JOU RNAL O F SEM ICONDU CTOR S Jan 功耗和时延双重驱动的 VL SI 布局算法 孔天明　洪先龙　乔长阁 (清华大学计算机科学与技术系　北京　100084) 摘要　针对超大规模的门阵列和标准单元电路, 本文提出一种功耗和时延双重驱动的 VL S I 布局算法. 以往发表的布局算法中, 很少能够同时处理功耗和时延的双重约束. 在以往的时延 [3 ] ) 驱动布局算法中, 仅有一个算法 能够处理超大规模的电路; 该算法尚存在以下问题: 1 其基 本思想只能处理组合电路; 2) 延迟模型过于简单, 因而不适合深亚微米工艺; 3) 该算法不是基 于全路径的. 我们的算法克服了这些问题, 能够精确地控制最长路径延迟, 同时保证优秀的布 局质量和功耗的均匀分布. 而且, 对于超大规模的电路, 我们的算法是同类算法中最快的. EEACC: 2570 1　引言 在布图设计中有许多需要优化的目标: 芯片面积、布通率、布线分布的均匀性等等. 性能 优化是随着工艺的发展最近才被列入优化目标的. 如果关键路径上的延迟太大, 芯片将不能 正常工作. 因此, 近年来, 针对时延驱动的布局算法进行了广泛的研究. [ 1～ 3 ] 以往的时延驱动布局算法可以大致分为基于线网和基于路径 的两类. 基于线网的 算法通过分别控制线网的长度来控制信号路径的延迟. 一种较为常用的策略是赋予松弛量 较小的线网较高的权重, 这样时延驱动的布局问题就转化为一个无约束的优化问题. 这类算 法本质上是启发式的, 布局质量较差. 基于路径的算法给出了问题的准确描述, 因为集成电 [ 1 ] 路中的时延问题本质上是面向路径的. Srin ivasan 等 提出一种基于拉格朗日松弛法的方 法. 基于这一方法, 每次只有一个很小子集的路径上的延迟约束是起作用的, 从而避免了路 径集无限制膨胀的问题. 延迟约束可由线性不等式集合来表示. 由于绝对值函数的存在, 得 [ 2 ] 到的拉格朗日问题是非光滑的. H am ada 等 提出的算法也是基于拉格朗日松弛法的, 其采 用了非线性的延迟模型, 将问题模拟成一个非线性阻态网络, 所用的求解方法是用线性的阻 态网络逼近、模拟非线性阻态网络. 所有这些基于路径的算法存在着一个共同的问题: 只能处理小电路; 因此基于路径的算 [ 3 ] 法在工业界没有得到广泛应用. 最近 Sechen 等 提出一个基于分级思想的布局算法处理大 　 国家攻关经费及高等学校博士学科点专项科研基金资助项目 孔天明　男, 1971 年出生, 博士生, 专