开题报告 H.264压缩算法FPGA硬件实现.docVIP

毕业设计(论文)开题报告 题目：H.264压缩算法的FPGA硬件实现 院（系） 专 业 班 级 姓 名 学 号 导 师 2013年 月 日 毕业设计（论文）综述（题目背景、国内外相关研究情况及研究意义）[1]随着Internet 和电子技术的迅猛发展，视讯业务对视频的传输速度和播放质量的要求也在不断提升，在已有视频编码标准中， 新一代视频编码标准H.264/AVC 因其具有优异的压缩功能和良好的网络亲和性而受到欢迎。 H.264是ITU-T以H.26x系列为名称命名的视频编解码技术标准之一。目前国际上制定视频编解码技术的组织有两个，一个是“国际电联（ITU-T）”，它制定的标准有H.261、H.263、H.263+等，另一个是“国际标准化组织（ISO）”它制定的标准有MPEG-1、MPEG-2、MPEG-4等。而H.264则是由两个组织联合组建的联合视频组（JVT）共同制定的新数字视频编码标准，所以它既是ITU-T的H.264，又是ISO/IEC的MPEG-4高级视频编码（Advanced Video Coding，AVC），而且它将成为MPEG-4标准的第10部分。因此，不论是MPEG-4 AVC、MPEG-4 Part 10，还是ISO/IEC 14496-10，都是指H.264。 图1：国际音频压缩标准发展历史[2] H.264是在MPEG-4技术的基础之上建立起来的，其编解码流程主要包括5个部分：帧间和帧内预测（Estimation）、变换（Transform）和反变换、量化（Quantization）和反量化、环路滤波（Loop Filter）、熵编码（Entropy Coding）。FPGA：现场可编程门阵列是一种可编程逻辑器件，由成千上万个完全相同的可编程逻辑单元组成，周围是输入/输出单元构成的外设。 图3：FPGA设计开发流程 新一代视频编码标准H.264/AVC 因其具有优异的解压缩功能和良好的网络亲和性而受到欢迎. 但H.264 的优越性能是以算法复杂度为代价换取的，据统计，H.264 算法复杂度相当于H.263 的2.5 倍，大约是MPEG-2 的2~3 倍. 这种况下，处理器的计算能力和解码速度成为了视频编解码应用的瓶颈. 1用DSP 等纯软件方案实时完成H.264 解码的运算比较困难，特别是对于高清视频很难达到理想解码效果. 而拥有高速度及并行处理能力的FPGA 能很好满足实时性需求，基于此，本次设计研究了基于FPGA 的H.264 解码核的实现问题。[3] 本课题研究的主要内容和拟采用的研究方案、研究方法或措施 图4：系统结构 本系统的硬件电路试用的芯片主要有FPGA、SA7113、SDRAM、Cy7C68013。 由于获取图像的CCD摄像头其输出的是PAL制式的电视信号FPGA不能直接处理这种信号，所以需要加入视频解码芯片SA7113从而将PAL制式转换成FPGA可处理的ITU656格式信号。在变换、编码和传输时需要对数据进行暂时的存储所以就需要大容量且有较快读写速度的储存器，目前用的最多的内存是SDRAM。由于只需要和PC机通讯，同时压缩后的码流数据量相对大大减少，所以USB2.0的传输速率可以满足需求，目前支持USB2.0的芯片很多。 2.1 SAA7113 SAA7113 是一款功能强大且操作简单的9 位视频输入处理芯片，该芯片采用CMOS 工艺，通过I2C 总线与PC 或DSP 相连构成应用系统[5]。非常具有代表性，在很多视频产品如电视卡、MPEG2、MPEG4中都有应运。SAA7113主要是把输入的模拟视频信号解码成标准的VPO数字信号，相当于一种A/D器件。SA7113兼容全球各种视屏标准，在我国应用必须根据我国的视屏标准来配置内部的寄存器，即初始化，否则SA7113就不能按要求输出，可以说对SA7113进行研发的主要工作就是如何初始化，对SA7113初始化需要通过I2C总线进行。 图2：SAA7113 内部结构 通过I2C 接口对SAA7113 初始化后，VPO 接口会输出ITU656 格式的图像数据。[4] 2.2 SDRAM SDRAM(SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMONY),同步动态储存器，是一个具有高速同步接口的DRAM储存器，应为其I/O口与输入时钟同步，对于设计者而言，比较起 DRAM，它可以建立