基于CMOS工艺数字步进衰减器设计83931.pdfVIP

基于 CMOS 工艺的数字步进衰减器的设计 摘至 2007-01-19 Peregrine 半导体公司 作者：Ray Baker Email: rbaker@ Peregrine半导体公司 采用 CMOS 技术的数字步进衰减器能提供较高的抗 ESD 能力、高线性度、低插入损耗、 串联及并联逻辑接口以及专有的超低噪音负电压发生器。本文基于 Peregrine(派更)半导体 公司的单片数字步进衰减器(DSA，Digital Step Attenuator)产品系列，阐述了 DSA 通用设 计方法、RF CMOS 工艺以及这些器件的性能。 DSA 通过一个友好的处理器接口控制 RF 信号强度，被广泛应用于多种 RF 产品，比如 宽动态范围接收器、功率放大器的失真信号消除环路，以及各种有线电视分配系统。 DSA 通常具有“线性增益”的特性，是ADC 与外界之间的普通接口。与模拟的解决方案 相比，它们能提供更高的精确度、更好的温度稳定性以及更小的失真，此外还具有尺寸小、 功耗低、易于实现等特点，是一种富有成本效益的解决方案。 图 2：带单刀串联开关的 π型衰减器 本文的讨论虽然集中于 Peregrine 半导体公司的 PE4302(50Ω)与 PE4304(70Ω)这两种 6 位 DSA 器件上，但实际上这种 DSA 通用设计方法适用于所有类似产品。 单片衰减器的设计 图 1 是一个典型的步进衰减器，衰减器的每个管脚位于两个单刀双掷(SPDT)开关之 间。机械式继电器或开关能提供几乎无损耗的接触，经过仔细设计，这种结构能提供很低的 插入损耗和优良的隔离度。 要使一个集成的解决方案提供与此相当的性能，需要一个具有相同特性、导通电阻小 以及关断电容在pF 以下的固态开关。工作在线性区域的FET 开关基本上可以满足这个要求。 FET 的导通电阻 RON 虽然为有限值，但是可以在较大的器件中接近 0Ω。但是大器件的成本 高，如果有办法将串联开关的数量减少一半，例如将每个单元的 SPDT 换成单刀单掷开关(S PST)，则在性能和成本上都可以得到改善。 图3：π型、T 型以及桥接 T 型电路。 图2 是 π型衰减器经过改进的单刀串联开关结构。在每个单元都由一个串联 SPST 和 两旁路 SPST 代替原来的两个 SPDT。实际上，这一技术将每个单元的插入损耗(IL)降低了一 半，SPST 结构也比 SPDT 更简洁，同时性能更好，特别是在高频的时候。 由于所有无源衰减器均为三端网络，这种串联/旁路设计需要与其它拓扑结构一起工 作，如 T 型和桥接 T 型(见图 3)。可能是由于所受培训或者习惯上的原因，工程师似乎更倾 向采用π型结构，但是在一个电阻值跨度很大的单片电路中，这可能并不是最好的选择。 设计分立电阻时，电阻值不是一个重要问题。然而在集成电路中，具有特定电阻系数 的矩形面积决定了电阻的阻值，这种表面电阻在CMOS 工艺中通常约为 200Ω/square 。集 成电路设计面临的难题是，不管电阻值是多倍于 200Ω还是远小于 200Ω，电阻值都已经成 为设计及制造过程中的一个棘手问题。 图4 ：UTSi (RON/COFF)技术的发展图。 设计阻值非常大或非常小的电阻都需要很大的面积以及很高的成本。大阻值的电阻是 长而薄的方形设计，而小阻值的电阻则具有很宽的外形以避免公差问题。表 1 给出了最低有 效位(LSB)为 0.5dB 的 50Ω 6 位二进制衰减器的电阻值，其中 Rp 和 Rs 分别代表每一个网络 中的旁路电阻和串联电阻。 在表 1 第一行，步进值为 0.5dB，这时 π型及 T 型网络所需的电阻比约为 600:1(173 8/2.9 及 868/1.4)，而桥接T 型网络所需的电阻比只有它的一半，约为 300:1(844/3)。当步 进值为 1dB 和 2dB 时，桥接T 型网络仍然保持了较低的最大电阻值/最小电阻值的比率，它 的电阻值范围缩小了一半，其代价只是增加一个电阻。 图 5：典型的插入损耗与温度之间的关系。 当步进值等于或大于 4dB 时，T 型网络的 Rpp 值较高而成为最佳选择。这形成了一个 普遍策略：当步进值较小时使用