基于DSPVXI总线动态存储器设计.docVIP

基于DSP的VXI总线动态存储器设计 张可立1 , 陈后金1, 马恩云2 北方交通大学 电信学院，北京 100044; 2.北京航天测控公司，北京 100830） 摘要：本文主要解决在VXI总线模块上实现大容量动态存储器的技术难题，介绍了利用可编程逻辑器件实现数字信号处理器（DSP）与同步动态存储器（SDRAM）之间的数据读取逻辑的设计、编程思想，以及必要的硬件连接，编程方法等。 关键词：VIX总线；DSP；动态存储器；接口 随着测控技术的不断发展，将先进的计算机技术、通信技术和电子仪器技术融为一体的VXI总线系统，越来越被广泛的应用于国防、电子、航空航天等各个领域，而为了准确、即时的处理VXI系统采集的数据，就需要在系统中设计大容量的存储区，而通常的静态存储器由于价格等方面的原因，很难被大规模的应用。动态存储器SDRAM可以很好的解决这方面的矛盾，但是由于其自身的特点，对它的访问需要有专门的控制逻辑来实现特殊的读写时序，并且由于SDRAM需要定时刷新，所以刷新电路的设计也是必须的。本文就此讨论一下如何利用可编程器件设计DSP与SDRAM的接口问题。 SDRAM的特点介绍 1.1 概述 SDRAM（SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMONY），同步动态存储器，它是一个具有高速同步接口的DRAM存储器，因为其I/O口与输入时钟同步，对于设计者而言，比较起DRAM，它可以建立起很高的传输带宽和更加简单的时序。其特点如下： 同步控制：所有输入、输出都与输入时钟同步。 分段输入、输出：只需给出一个地址就可以并行的（或连续的）读出或写入地址空间。 可编程的分段宽度：分段宽度的可编程能力允许设计者在不同的系统中使用同一块SDRAM，其分段宽度可以允许在普通操作中被改变。 双簇（多簇）结构：SDRAM允许同时打开两个（或多个）DRAM的行地址以对其进行操作，这样一个无缝隙的100MHZ的数据传输速率可以读写整个的存储器，具有双簇结构就可以实现对一个簇进行读的同时对另外一个簇进行充电操作。 自动刷新和自刷新：由于DRAM（SDRAM）是利用电容来存贮数据的，每隔一端时间电容就会放电，其存储的数据就会丢失。因此SDRAM就要定时的给电容充电，以保持其数据不被丢失，这个过程就叫刷新。刷新分为两种，自动刷新和自刷新，自动刷新指CAS在RAS之前进行刷新。自刷新允许SDRAM自己产生刷新必须的控制信号来刷新。在设计中一般采用自动刷新的方式，设计一个定时器，每隔一定时间就对SDRAM发出一个刷新请求信号，当SDRAM处于空闲状态时，就会自动进行存储器的刷新操作。 1.2 SDRAM的复合地址 为了减少引脚数目，通常SDRAM都采用复合地址的设计方法。SDRAM每一个存储单元的地址由三个参数唯一确定：簇数（BANKn）行数（row），列数(column)，如要对一个地址单元进行操作，先选定所在的簇，在选定所在行和列，这样一个存储单元就被确定了。以下列出4M×64bit的SDRAM的地址线复用表。 表1 Sdram Address Row Address Column Address SD_A0 A8 A0 SD_A1 A9 A1 SD_A2 A10 A2 SD_A3 A11 A3 SD_A4 A12 A4 SD_A5 A13 A5 SD_A6 A14 A6 SD_A7 A15 A7 SD_A8 A16 × SD_A9 A17 × SD_A10 A18 × SD_A11 A19 × BANK0 A20 A20 BANK1 A21 A21 如表1所示，BANK0，BANK1为SDRAM的簇选择信号，共有4簇，ROW为行选择，COLUMN为列选择。当地址有效时，SDRAM控制器先将A8-A19放到SD_A0到SD_A11上，并且BA0、BA1有效，SDRAM读取的是行地址，经过一定时间的延迟，控制器再将A0-A7放到SDRAM的地址线上，这时其读取的是列地址，再加上BANK地址，这样一个存储单元的地址就确定了。SDRAM的地址复用和其他类型存储器有很大分别，也是SDRAM控制设计的一个难点，必须有严格的时序要求，否则将会引起存储的混乱。 1.3 SDRAM的命令函数 表2描述了SDRAM一些常用的命令，下面就其完成的功能结合设计做一简单的介绍。 表2 Command CS RAS CAS WE DQM ADD A10/AP BA Mode Register Set 0 0 0 0 × OP CODE N