VHDL 彩灯控制电路设计与实现.docVIP

VHDL 彩灯控制电路的设计与实现 实验目的 1．进一步了解时序电路设计方法 2．熟悉状态机的设计方法 实验所用仪器及元器件 计算机 直流稳压电源 数字系统与逻辑设计实验开发板 实验内容 用VHDL语言设计并实现一个彩灯控制（8个发光二极管）电路，仿真并下载验证其功能。彩灯有两种工作模式，可以通过拨码开关或者按键进行切换。 单点移动模式：一个点在8个发光二极管上来回的亮 幕布模式：从中间两个点，同时向两边一次点亮直至全亮，然后再向中间点灭，依次往复 设计思路与过程 根据实验要求，需要实现在拨码开关或者按键的控制下实现两种状态机的转换。 首先，确定输入输出变量： 输入：拨码开关a：实现两种模式的转换； 时钟clk:：提供有效时钟沿； 输出：8维向量b:连接8个发光二极管。 其次，确定电路工作状态 因为在单点移动模式和幕布模式都要满足灯来回亮，共计工作状态23种： a=0时，实现单点移动模式，工作状态有s0~s13共14种状态； a=1时，实现幕布模式，工作状态有s14~s22共9种状态。 再次，大致确定VHDL编写思路 确定好输入输出变量和电路状态后，考虑结构体中需要的进程需要完成以下两个功能——分频和实现状态机，故我使用了4个进程。其功能分别如下： P0：分频，将实验板上提供的50MHz的时钟信号，即输入clk分为频率为1Hz的低频信号clk_out，以便观察现象； P1：为当前状态储存的下一状态； P2：当时钟有效沿到来时，当前状态转入下一状态； （P1、P2共同实现状态机的转换） P3：控制LED灯的输出，达到实验要求效果 具体程序如下。 VHDL程序 library ieee; use ieee.std_logic_1164.all; entity light is port ( clk: in std_logic; a: in std_logic; b:out std_logic_vector(7 downto 0)); end light; architecture light_1 of light is type state_type is(s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13,s14,s15,s16,s17,s18,s19,s20,s21,s22); signal current_state,next_state: state_type; signal clk_out:std_logic; signal tmp: integer range 0 to begin p0:process(clk) --分频器，把50MHz的时钟clk分为1Hz的时钟clk_out begin if clkevent and clk=1 then if tmpthen tmp=0; else tmp=tmp+1; end if; if tmpthen clk_out=1; else clk_out=0; end if; end if; end process; p1:process(current_state,a) --当前状态在开关函数a作用下所储存的下一状态 begin case current_state is when s0= if(a=0) then next_state=s1; else next_state=s14; end if; when s1= if(a=0) then next_state=s2; else next_state=s14; end if; when s2= if(a=0) then next_state=s3; else next_state=s14; end if; when s3= if(a=0) then next_state=s4; else next_state=s14; end if; when s4= if(a=0) then next_state=s5; else next_state=s14; end