CMP体系结构上非包含高速缓存设计及性能分析.pdfVIP

第 29卷 第 7期 计算机工程与设计 2008年4月 Vo1．29 NO．7 ComputerEngineeringandDesign Apr．2008 CMP体系结构上非包含高速缓存的设计及性能分析 冯 昊 。， 吴承勇。 (1．中国科学院研究生院，北京 100049；2．中国科学院计算技术研究所，北京 100080) 摘 要：半导体技术的发展使得在 芯片上集成数十亿个晶体管成为可能。目前工业界和学术界倾向于采用片上多处理器体 系结构 (cMP)，对于此类结构，芯片性能受片外访存影响较大，因此如何组织片上高速缓存层次结构是一个关键。针对此 问题，提出采用非包含 高速缓存组织片上最后一级高速缓存 ，以降低片外访存次数。并通过对 Splash2部分测试程序的详 细模拟，对 CMP上高速缓存层次结构的不同组织方式做 了比较 。数据显示非包含 高速缓存最多可使平均访存 时间降低 8-3％。同时，指出非包含高速缓存有助于节省片上资源的特性 ，并给 出片上集成三级高速缓存后 CMP上高速缓存层次结 构 的设计建议 。 关键词：高速缓存；非包含高速缓存；片上多处理器；高速缓存层次结构；工作集 中图法分类号：TP303 文献标识码：A 文章编号：1000—7024(2008)07—1595—05 Designandperformanceanalysisofnon—inclusivecacheonCMP FENGHao ． WU Cheng—yong。 (1．GraduateUniversity,ChineseAcademyofSciences，Beijing100049，China； 2．InstituteofComputingTechnology,ChineseAcademyofSciences，Beijing100080，China) Abstract：Assemiconductortechnologydevelops，itispossibletopackbillionsoftransistorsonasingledie．How toutilizesucha largeresourcesbudgetefficientlyhasbeenon—goingforyears．Thereisclera evidenceofthertendthatmorena dmorecommercialofre— ringsnadresearchprojectsaddresschipmultiprocessors(CMP)design．Manydesing optionsonhowtoorganizecachehierrachybefore hittingmemorywalltoraisehteperformanceofCMParchitectureraepresentednadnon—inclusivecacheisoneofhtose．Aftreevaluatnig severaldifferentorgna izationsofcachehierrachyonCMPwithpartialSplash2bnechmraks， hteresultshowshtatnon—inclusivecache Cna getbenefitsof8．3％ improvementni averagedataaccesstimefrom reducingoff-chipaccess．Asnon—niclusivecacheCna alsosave on—chipresources， itisproposedtoimproveCMP’Sperformnacebyorgna iznigthelastlineofdefenseofcachehierrachywithnon—in— clusivecachebeforegoingoff-chip． Keywords：cache；non—inclusivecache；CMP；cachehierrachy；workingset