数位逻辑（含实习） 夺分宝典.PPTVIP

數位邏輯(含實習) 奪分寶典 第一章 概論 P1-3 表1-1-1 表示法種類 P1-3 表1-1-2 類比系統 P1-4 表1-1-3 數位系統 P1-4 表1-1-4 混合系統 P1-4 表1-1-5 邏輯準位 P1-5 表1-1-6 脈波波形 P1-5 表1-1-7 邏輯系統 P1-6 圖(1) 脈波與工作週期 P1-6 表1-1-8 脈波與工作週期 P1-7 圖(2) 理想脈波 P1-7 圖(3) 表1-1-9 實際脈波 P1-8 表1-1-10 積體電路的分類 P1-8 表1-1-11 針腳式包裝 P1-9 表1-1-12 表面黏著式(SMT)包裝 P1-9 表1-1-12 表面黏著式(SMT)包裝 * 數位邏輯(含實習)奪分寶典 ? ?圖(d) ? ?圖(b) ?二元式儲存媒 體，材料取得容 易（光、磁、 電），製造成本 低 ?當解析度高時， 需龐大的儲存媒 體空間 ?判讀的角度及 主觀認定上的差 異無法精準化 ?容易受雜訊干擾 特點 比較 開關、是 非、真假、 對錯、邏輯 準位 速度、溫 度、身高、 光線、風 量、水量、 聲音、壓力 應用 實例 ? ?圖(c) ? ?圖(a) 波形範例 不 連 續 性 連 續 性 訊號 特性 數 位 類 比 訊號 光、聲音、溫度 例 如 大自然界的物理量多數屬於類比信號 說 明 圖 例 邏輯電路、個人電腦、數位相機、記憶卡、數位條碼、MP3、ETC、PDA。 例 如 為易於規劃、設定、儲存、修改與運算的系統，多採用數位信號例。 說 明 圖 例 冷氣機、電冰箱、電梯。 例 如 結合類比系統的必要性與數位系統的優點，讓兩種系統合作完成一件工作。 說 明 圖 例 假 真 事件表示法 「0」或 V(0) 「1」或 V(1) 邏輯表示法 L 或 Lo H 或 Hi 準位表示法 Low High 英文全稱 低準位 高準位 準位變化 在一個固定時間內，波形 出現的間隔時間，不具規 則性。 在一個固定時間內，波形 週而復始重複出現，具有 規則性。 非週期性波形 週期性 波形 ?圖(a) ?圖(b) 負向脈波 負向脈波 正向脈波 正向脈波 負邏輯系統 正邏輯系統 PW（Pulse Width）：脈波寬度（一週期內高電位Hi 的時間長 度，以tH 表示） SW（Space Width）：空間寬度（一週期內低電位Lo 的時間長 度，以tL 表示） ?圖(c) ?圖(b) ?圖(a) 波形形狀 非對稱波形 對稱波形 (方波) 非對稱波形 名稱 D % 50% D % = 50% D % 50% D %工作週期 tH tL tH = tL tH tL tH 與 tL 關係 (1)理想脈波的邊緣為瞬間變化，即上升與下降時間皆為 0 (2)由Lo →Hi 稱為前緣、正緣或上升緣。 (3)由Hi →Lo 稱為後緣、負緣或下降緣。 由脈波峰值振幅的90%下降到10%，所需要的時間 下降時間tf 由脈波峰值振幅的10%上升到90%，所需要的時間 上升時間tr 個 10? 個 ULSI 極大型積體電路 10?～ 個 103～10? 個 VLSI 超大型積體電路 103～10? 個(數千個) 102～103個 LSI 大型積體電路 102～103個(數百個) 10～102個 MSI 中型積體電路 102個(數十個) 10個 SSI 小型積體電路 每個晶片內含元件數 每個晶片內含邏輯閘數 英文名稱 中文名稱 接腳導線如針 狀的柵欄矩 陣，應用於超 大型積體電 路。 針柵欄陣列封裝 PGA (Pin Grid Array) ?圖(c) 單排腳封裝 SIP (Single In-line Package) ?圖(b) 適於在印刷電 路板（PCB）的 導孔上，焊接 固定。 特色 雙排並列包裝 中文名稱 DIP (Dual-In-line Package) 英文名稱 ?圖(a) 包裝外觀 其接腳導線內彎成 ㄇ型，利用表面黏 著技術可將IC焊在 PCB的表面銅膜上 IC的四周都有接腳，能有效節省PCB的面積 四邊平坦封裝 QFP (Quad Flat Package) ?圖(c) 塑膠式無 導線晶片 承載器 PLCC (Plastic Leadless Chip Carrier) ?圖(b) 以圓形的錫球取代 金屬接腳，適用於 表面黏著技術，比 PLCC型的IC節省 80%的面積 特色 球形柵欄 矩陣封裝 中文名稱 BGA