应用于CMOS图像传感器的低功耗电容缩减循环ADC.pdfVIP

应用于CMOS图像 传感器的低功耗电容缩减循环ADC 姜兆瑞，姚素英，高静 (天津大学电子信息工程学院，天津300072) 位(MSB)量化结束后，采样及反馈电容值减为之前的一半，使ADC中开关电容电路的功耗相应减少。 CMOS工艺 同时该ADC在采样阶段应用运放消失调技术，对运放失调电压的敏感度降低。在0．18¨m bit、833 下应用该结构设计了一个11 (SNDR)为64．49dB，无杂散动态范围(SFDR)为68．38dB，在1．8V电源电压下的功耗为270斗W。与传 统结构相比，该ADC的功耗降低了32％。 关键词：CMOS图像传感器；循环模数转换器；电容缩减；运放消失调 中图分类号：TN47 文献标识码：A 文章编号：0258—7998(2014)02—0039—03 A ADCwith forCMOS sensor low-powercyclic capacitorscaling image Zhaorui，Yao Jiang Suying，GaoJing ofElectronicandInformation (School Engineering，TianjinUniversity，Tianjin300072，China) Abstract：A ADCwith forCMOS sensoris reducethe con— low-powercyclic capacitorsealing image presented．To power ofthe the ofthe valueofthe and sumptionoperationalamplifier，afterquantizationmost-significantbit(MSB)，the sample capacitors feedback reducestohalf theo跽et ADCcantoleratelevelsofthe capacitors before．Byusing cancelingtechnique．the high ampli— tier’soffset．A11 kS／s ADChasbeen in CMOS simulationresultsshow hit，833 0．18“m that cyclic designed technology．SI)ectm theADCachievesa 64．49 dB，a 68．38 signal—to—noise—and—distortionratio(SNDR)ofspurious—freedynamicrange(SFDR)ofdB， andits is270uWat1．8V architectureresultsin 32％reductionin powerdissipation supplies．Theprop