FSM设计描述.pptVIP

FSM设计描述 如何规划出适当的FSM ？ 如何描述FSM ？ FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 1、用什么器件来存储FSM的状态？ 稳定性考虑： 时钟跳变沿触发器（Flip－Flop） 电平触发的锁存其（Latch） 2、N个状态的FSM，需要多少个Flip－Flop来存储其状态？ 最少需 log2N个； 最多使用N个 具体由状态编码方式决定 FSM设计描述 FSM状态编码方式 自然编码 Gray编码 One－hot编码 Johnson编码 顺序编码 由综合工具得出的优化编码结构 FSM的状态编码结构不同，实现FSM所需的Flip－Flop数目不同，FSM的状态转换逻辑、输出逻辑的复杂程度差别很大。 FSM设计描述 FSM的编码问题 FSM设计描述 顺序编码、Gray码使用最少的Flip－Flop； One－Hot编码使用最多的Flip－Flop； FSM的编码方式、各个具体状态的编码形式决定了FSM所需要的Flip－Flop数目及FSM的输出逻辑、状态转换逻辑的复杂性 采用顺序编码、Gray码、Johnson编码，FSM的状态转换逻辑、输出逻辑较复杂，逻辑延时级数较多； 采用One－Hot编码，FSM的转态转换逻辑、输出逻辑相对简单，速度快，但Flip－Flop的使用数量最多； 在具体FSM描述时，先不要对FSM的状态进行具体的编码，由综合工具决定各状态的编码形式； 必要时，须对FSM的状 态数目加以划分 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述的HDL编码形式 FSM设计描述的HDL编码形式 FSM设计描述的HDL编码形式 建议采用下述HDL编码形式来描述FSM： 下一状态NS计算由组合逻辑结构实现； 输出函数O由组合逻辑结构实现； FSM的状态转换由时序逻辑结构实现； FSM的初始状态必须加以规定； 不能用initial语句块来规定FSM的初始状态； 组合逻辑结构可以单独加以描述、也可以分开描述，但最好不要在时序块中加以描述； FSM设计描述的HDL编码形式 FSM设计描述的HDL编码形式 FSM设计描述的HDL编码形式 FSM设计描述的HDL编码形式 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 FSM设计描述 * * 组合逻辑电路 状态寄存器 Inputs Outputs 下一状态逻辑 （组合逻辑） 当前状态 寄存器 输出逻辑 （组合逻辑） 输入 输出 Clock 异步复位信号 同步复位信号 Mealy机模型 I ： 输入信号 O： 输出信号 PS： FSM当前状态 NS： FSM下一个状态 NS ＝ f( PS, I ) O ＝ h( PS, I ) FSM初始状态S0 异步复位信号有效 PS ＝ NS Clock有效跳变沿 Moore机模型 下一状态逻辑 （组合逻辑） 当前状态 寄存器 输出逻辑 （组合逻辑） 输入 输出 Clock 异步复位信号 同步复位信号 输出 I ： 输入信号 O： 输出信号 PS： FSM当前状态 NS： FSM下一个状态 NS ＝ f( PS, I ) O ＝ h( PS ) FSM初始状态S0 异步复位信号有效 PS ＝ NS Clock有效跳变沿 下一状态逻辑 （组合逻辑） 当前状态 寄存器 输出逻辑1 （组合逻辑） 输入 Clock 异步复位信号 同步复位信号 混合模型的FSM 输出逻辑2 （组合逻辑） Mealy型输出 I ： 输入信号 O＝{Omoore Omealy }： 输出信号 PS： FSM当前状态 NS： FSM下一个状态 NS ＝ f( PS, I ) Omoore ＝ h1( PS ) Omealy ＝ h2（PS， I） FSM初始状态S0 异步复位信号有效 PS ＝ NS Clock有效跳变沿 Moore型输出 No 顺序编码 Gray码 Johnson编码 One－Hot编码 0000 0001