5加数并行加法器及其进位接口.pdfVIP

第 36卷 第 1期 计 算 机 工 程 2010年 1月 正 6 No．1 ComputerEngineering January 2010 · 开发研究与设计技术 · 文章编号：100m_3428(2o10)01．_0251__02 文献标识码：A 中围分类号：TP342．21 5加数并行加法器及其进位接 口 刘 杰 ，易茂祥 (1．阜阳师范学院物理与电子科学学院，阜阳 236041；2．合肥工业大学应用物理系，合肥 230009) 摘 要：传统加法器在处理多操作数累加时，必须进行多次循环相加操作。针对该问题设计5操作数并行加法器及其高速进位接13。电路 采用多操作数并行本位相加和底层进位级联传递的方式，在一定程度上实现多操作数问的并行操作，减少相加次数。模拟结果验证了该加 法器的设计