原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第 卷 第 期 苏州市职业大学学报
18 2 Vol.18 No.2
年 月
2007 5 JournalofSuzhouVocationalUniversity May.2007
基于DDS技术的数字信号发生器的设计
1 2 1
陆春妹 ,陈美珠 ,邓建平
( 苏州市职业大学 电子信息工程系,江苏 苏州 ;泰州职业技术学院,江苏 泰州 )
1. 2151042. 225300
摘 要:介绍了一种基于DDS技术的数字信号发生器,通过单片机对FPGA进行配置,做出了幅码仿真输出波形,
仿真结果表明该设计方案可行 有一定的实际应用价值。
,
关键词:DDS;数字信号发生器;FPGA
中图分类号: 文献标识码: 文章编号: ( )
TH133.2 A 1008-5475200702-0055-03
0引言 实现方案。
(直接数字频率合成)技术是一种先进的频 系统关键电路的设计
DDS 1
率合成技术,其优点是易于程控、相位连续、输出频 1.1相位累加器
率稳定度高、分辨率高[1] 相位累加器由
。 技术的实现依赖于高 位加法器与 位寄存器级联构
DDS 8 8
速度、高性能的数字器件。可编程逻辑器件( )以 成。累加器将加法器在上一个时钟作用后所产生的
PLD
其速度快、规模大、可编程、种类全以及有强大EDA 相位数据反馈到加法器的输入端;使加法器在下一
软件支持等特性,十分适合实现 技术。 个时钟作用下继续与频率控制字()进行相加 实现
DDS K ,
工作原理框图如图 所示: 相位累加,当相位累加器累加结果等于或大于
DDS 1 256
时就会产生一次溢出,回到初始状态,完成一个周期
[2]
性的波形输出。本设计累加器用VHDL语言 编程
(MAXPLUSⅡ环境)设计实现如下:
8位加法器:
图1DDS系统结构图 libraryieee;
频率预置与调节电路用以控制输出信号的频 useieee.std_logic_1164.all;
率
文档评论（0）