基于VHDL时序逻辑电路设计.pptVIP

实验八、基于VHDL的时序逻辑电路设计 第一部分：背板使用介绍 一 、可编程逻辑背板概况 可编程逻辑器件选用Altera公司新一代CPLD器件：MAXII系列的EPM240T100C5； 逻辑单元（LE）240个，等效宏单元192个，最大用户I/O 80个； 背板上共引出15（左侧）+18（右侧）+22（上方）=55个I/O供用户外接使用，其余I/O提供给背板上自带的功能电路（LED、按键、VGA接口、拨码开关等）； 背板由下载器通过电缆直接供电，无需从实验箱外接电源线； 通过PC机USB接口与背板连接，下载所做的设计，简单、方便。 正面视图 背面视图 二、背板连接说明 1、第一次使用时：先将背板按针脚对应插入实验箱背板接口区的插孔内，然后按下锁紧插座的锁紧拉杆。 （注意插入时不要错位） ； 2、连通PC机→配套下载器→实验背板； 下载器与PC机通过USB打印线连接（一头方|一头扁）； 下载器与实验背板通过9针平行串口线连接； 线路较长，请适当缠绕，折放整齐。 3、连通线路后，打开实验背板上面的电源开关 （推到右侧），电源指示灯点亮，表明连线无误。 下载器第一次连接到PC机，会弹出硬件安装向导，按下述操作完成下载器安装 左侧孔： Hole1-Hole17； 右侧孔： Hole23-Hole40； 上侧孔： Hole1-Hole22 -------为有效接线孔 使用时使用连接线接到目标处即可； 上侧孔Hole23接线时需使用导线连接到GND处，完成共地，下载程序时务必先断开此线，否则下载易出错 三、在QuartusII下对设计进行引脚锁定 在实验七流水灯设计的基础上锁定引脚 引脚锁定以实际的实验系统选用的芯片为准 引脚锁定方法： Assignments/Pin 双击编辑窗口对应引脚的Location，根据端口名选择引脚号； 或者：双击芯片图形的对应引脚，然后选择端口名； 或者：将编辑窗口左侧的信号名逐个拖入右侧器件图形对应引脚上（适用于引脚数量较少的目标器件） 在QuartusII下对设计进行引脚锁定续 锁定完毕 四、执行全程编译（必要步骤） 五、编程下载 启动下载：单击Tools\Programmer,即启动下载界面 在下载界面选择单击Hardware Setup按钮选择下载器，在弹出菜单中双击选择USB-Blaster ，再单击close。 编程下载：在配置文件（*.sof或*.pof）信息窗口处（屏幕右下大半区域），勾选program/configure, 然后单击start按钮，即开始配置/编程； 当编程窗口右上角progress显示出100%，表示编程成功； 正在下载程序…… 六、故障处理 若编程器自身有故障或者未正确连接，则不能编程/配置，底部的信息栏会有红色字体的信息提示，这时需要检查编程器的连接。 解决方法1:关闭背板电源开关，开电后重试下载； 解决方法2：将背板与实验箱的共地连接线（上排插针23号孔）断开，重试下载，待下载完成后，再连接此线； 解决方法3：将下载线与PC机USB连接线断开，插入，重试下载。 第二部分：基于VHDL的时序逻辑电路设计 一、实验目的 1. 熟练Quartus II软件的使用； 2. 学会使用硬件描述语言（VHDL）设计时序逻辑电路； 二、实验内容和要求 用VHDL语言描述一个12进制计数器（有示例源代码），在实验箱上测试结果。 三、实验原理（新建文本设计文件） 在文本编辑区输入VHDL源代码 三、实验原理（VHDL源码） 四、实验步骤 1. 建立一个项目； 2. 选定目标器件（EPM240T100C5），配置管脚，对设计进行综合； 3. 输入描述12进制计数器的VHDL源码； 4. 编辑测试激励波形文件，执行时序仿真，记录仿真结果； 5.在实验箱上任选5个LED，分别用于观察计数输出及进位输出； 6. 任选背板IO口，锁定引脚，下载设计文件到芯片中； 7. 断电后连线，然后上电观察硬件运行结果，如不正确，需要重新修改设计； 8.记录实验结果及实验过程中出现的问题及解决办法。 若实验成功，修改代码，实现任意进制计数器 五、实验报告要求 1. 记录设计源程序。 2. 记录综合结果（逻辑单元Le的消耗情况等）。 3. 记录仿真结果（画出仿真波形）。 4. 分析结果（实验现象结论）。 * * 本部分实验内容为新内容，操作步骤较多，为保证实验项目进行完毕，请同学们务必提前做好预习准备 数字电路可编程逻辑设计实验 电源指示灯 下载接口 电源开关 VGA接口 独立按键，按下为低电平，弹起为高电平 拨码开关，推上为低电平，拨下为高电平 LED指示电路 注意：电路板上方禁止摆放任何金属物质，以防短路。 Hole23不可用，印字无效 Pinxx表示芯片的IO引脚标号，在Quar