电工第34讲.pptVIP

四、负边沿触发的J—K触发器 J—K触发器的功能表 时序图 五、T触发器 T触发器应用 §4—6 时序逻辑电路 概述： X、Y、W与Q间的逻辑关系可用下述方程来描述： 【例】 时序电路的状态表、状态图 一、时序电路的分析 1、同步电路分析 【例2】 状态表 时序图 【例3】 状态图 【例4】 状态表 2、异步时序电路的分析 状态转换表 二、 同步时序电路的设计 【例1】 状态表： 电路图 检查能否自启动 采用J—K触发器 三、 寄存器 1、4D触发器构成的寄存器 2、具有锁定(Hold)功能的4D寄存器 移位寄存器 1、由触发器构成的移位寄存器 时序图 四位串行输入、串/并行输出左移寄存器 四位串行输入、串/并行输出双向移位寄存器 作业 移位寄存器除了具有寄存器的功能外，还可使 数码在CP信号的控制下在寄存器内部左右移动。 根据移位情况的不同，分为单向移位寄存器和双向 移位寄存器。 移位寄存器应采用边沿触发或主从触发方式的触发器，不能采用电位触发的触发器，以防止空翻。 注意 D Q D Q D Q D Q CP QA QB QC QD RD . . . . . . . . . . 0 0 0 0 0 QAQBQCQD CP 1 1 1 0 0 0 1 2 1 1 0 0 0 3 0 1 1 0 1 4 1 0 1 1 串行输入 串行输出 并行输出 四位串行输入、串/并行输出右移移位寄存器 CP SR QA QB QC QD D Q D Q D Q D Q CP QA QB QC QD RD . . . . . . . . . . 1 1 0 1 J Q J Q J Q J Q CP QD QC QB QA RD . . . . . . . . . . K K K K . SL 串行输入 串行输出 并行输出 1 * * Q Q J K CP RD SD 74LS73/双下降沿J—K触发器 74LS109/双上升沿J—K触发器 1 2 3 4 5 6 7 8 CP1 RD1 K1 +VCC CP2 RD2 J2 J1 Q1 Q1 GND K2 Q2 Q2 74??73 14 13 12 11 10 9 8 1 2 3 4 5 6 7 Qn+1 J K CP 0 0 0 1 1 0 1 1 Qn 0 1 Qn 00 01 11 10 Qn J 0 1 K 0 1 0 0 1 0 1 1 Qn+1=JQn+KQn CP J K Q 下降沿触发翻转 Q Q J K CP RD SD J K T Qn 1 Qn 0 Qn+1 T Q Q T CP RD SD 保持—翻转触发器 Qn+1=T?Qn CP T0 Q0 T1 Q1 “1” “1” CP Q0n+1 Q1n+1 分频器 组合逻辑电路某一时刻的输出只取决于此时刻的 输入。 触发器是时序逻辑电路的基本元件。 时序逻辑电路某一时刻的稳定输出不仅取决于当 时的输入，还取决于原来的状态（触发器）。 时序逻辑电路与组合逻辑电路的区别 时序逻辑电路的分析与设计 组合逻辑电路 触发器组 X1 Xi Y1 Yj W1 Wk Q1 Ql 输入 输出 结构图 其中： W(W1, …Wk )——触发器输入信号 Y(Y1, …Yj )——时序逻辑电路输出信号 X(X1, …Xi )—— 时序逻辑电路输入信号 Q(Q1, …Ql )——触发器输出信号 时序电路的结构 组合逻辑电路 存储电路 X1 Xi Y1 Yj W1 Wk Q1 Ql 输入 输出 Y=f1(X,Qn)——时序逻辑电路的输出方程 W=f2(X,Qn)——时序逻辑电路的驱动（激励）方程 Qn+1=f3(W,Qn)——时序逻辑电路的状态（特征）方程 组合逻辑电路 存储电路 输出方程：Y=XQn 驱动（激励）方程： D=XQn+XQn=X?Qn 状态（特征）方程： Qn+1=D=XQn+XQn=X?Qn 1 X CP Y D Q Q 1 1 1 1 0 0 1 0 0 1 0 0 0 Y Q1n+1Q0n+1 Q1nQ0n X 输出 次态 原态 输入 1