ISE13.1-使用教程课件.pptVIP

基于VHDL语言的ISE设计流程--查看布局布线后结果 选择Place Route, 并展开 选择View/Edit Routed Design(FPGA Editor) 基于VHDL语言的ISE设计流程--查看布局布线后结果 FPGA硅片布局 选择放大按钮,查看硅片细节 基于VHDL语言的ISE设计流程--查看布局布线后结果 CLB Slice 连线 双击,展 开Slice 基于VHDL语言的ISE设计流程--查看布局布线后结果 关闭FPGA Editor界面 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 准备工作: 将HEP的USB-JTAG电缆分别和计算机USB接口及EXCD-1目标板上的JTAG7针插口连接; 计算机自动安装JTAG驱动程序; 给EXCD-1目标板上电; 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 选择top.vhd 选择Configure Target Device,并展开 选择Manage Configuration Project (iMPACT),并双击. 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 选择Boundary Scan,(边界扫描) 鼠标右击该区域,出现 选择Initialize Chain(初始化链) 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 Xcf04s