第2章 8086微处理器及其体系结构.pptVIP

lijianyi@ zhlljy@ 第2章 80x86系列结构微处理器与8086 本章主要教学内容 8086微处理器的基本性能指标、组成及其寄存器结构 8086微处理器的存储器组织 80286、80386、80486等高档微处理器（选讲） 教学重点： 8086微处理器的组成及其寄存器结构 8086微处理器的存储器组织 2.2 8086微处理器的内部结构 微型计算机是由具有不同功能的一些部件组成的，包含运 算器和控制器电路的大规模集成电路，称为“微处理器”，又称 “中央处理器（CPU）”，其职能是执行算术/逻辑运算，并负责 控制整个计算机系统，使之能自动协调地完成各种操作。 2.2.1 基本性能指标 16位微处理器； 采用高速运算性能的HMOS工艺制造，芯片上集成了2.9万只晶体管； 使用单一的+5V电源，40条引脚双列直插式封装； 时钟频率为5MHz~10MHz，基本指令执行时间为.3ms~0.6ms 16根数据线和20根地址线，可寻址的地址空间达1MB 8086可以和浮点运算器、I/O处理器或其他处理器组成多处理器系统，从而极大地提高了系统的数据吞吐能力和数据处理能力。 8086CPU的指令流水线工作模式 （1）每当8086的指令队列中有两个空字节，或8088的指令队列中有一个空字节时，BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。 （2）每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者I／O端口，那么EU就会请求BIU，进入总线周期，完成访问内存或者I／O端口的操作；如果此时BIU正好处于空闲状态，会立即响应EU的总线请求。 （3）当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。 （4）在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。 两种CPU指令执行模式对比 2.2.3 8086CPU的寄存器结构 8086CPU中可供编程使用的有14个16位寄存器，按其用途可 分为3类：通用寄存器、段寄存器、控制寄存器。 如图所示。 2．控制寄存器 8086CPU的控制寄存器包含指令指针寄存器IP 和标志寄存器F 。 如图所示。 标志寄存器F ：是一个16位的寄存器，共9个标志，其中6个用作状态标志，3个用作控制标志。 （1）状态标志：状态标志用来反映EU执行算术和逻辑运算以后的结果特征。 CF：进位标志 ；PF：奇偶标志 ；AF：辅助进位标志 ZF：零标志 ；SF：符号标志 ；OF：溢出标志 CF—进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置1，反之为0。 PF—奇偶标志位，当运算结果的低8位中1的个数为偶数时，则该位置1，反之为0。 AF—半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就置1。 （例：1101 1000+1010 1110=1 1000 0110其中AF＝1，CF＝1） ZF—零标志位，运算结果为0时，该标志位置1，否则清0。 SF—符号标志位，当运算结果的最高位为1，该标志位置1，否则清0。即与运算结果的最高位相同。 OF—溢出标志位，OF溢出的判断方法如下： 加法运算： 若两个加数的最高位为0，而和的最高位为1，则产生上溢出； 若两个加数的最高位为1，而和的最高位为0，则产生下溢出； 两个加数的最高位不相同时，不可能产生溢出。 减法运算： 若被减数的最高位为0，减数的最高位为1，而差的最高位为1，则产生上溢出； 若被减数的最高位为1，减数的最高位为0，而差的最高位为0，则产生下溢出； 被减数及减数的最高位相同时，不可能产生溢出。 如果所进行的运算是带符号数的运算，则溢出标志恰好能够反映运算结果是否超出了8位或16位带符号数所能表达的范围： 即字节运算大于+127或小于－128时，字运算大于+32767或小于－32768时，该位置1，反之为0。 （2）控制标志 ： 控制标志是用来控制CPU的工作方式或工作状态 。 IF—中断允许标志位，若该位置1，则处理器可以响应可屏蔽中断，否则就不能响应可屏蔽中断 TF—陷阱标志位(单步标志位、跟踪标志)。当该位置1时，将使8086/8088进入单步工作方式，通常用于程序的调试。 DF—方向标志位，若该位置1，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。 2.3 8086