充胶设计与工艺的考虑事项.docVIP

充胶设计与工艺的考虑事项 By Steven J. Adamson 　　充胶的有效使用要求掺和许多的因素，包括产品设计问题，来适应充胶工艺和产品需要。 　　随着电路的密度增加和产品形式因素的消除，电子工业已出现许许多多的新方法，将芯片级(chip-level)的设计更紧密地与板级(board-level)装配结合在一起。在某种程度上，诸如倒装芯片(flip chip)和芯片级包装(CSP, chip scale package)等技术的出现事实上已经模糊了半导体芯片(semiconductor die)、芯片包装方法与印刷电路板(PCB)装配级工艺之间的传统划分界线。虽然这些新的高密度的芯片级装配技术的优势是非常重要的，但是随着更小的尺寸使得元件、连接和包装对物理和温度的应力更敏感，选择最好的技术配制和达到连续可靠的生产效果变得越来越困难。　　改善可靠性的关键技术之一就是在芯片与基板之间填充材料，以帮助分散来自温度变化和物理冲击所产生的应力。不幸的是，还没有清晰的指引来说明什么时侯应使用充胶和怎样最好地采用充胶方法满足特殊的生产要求。本文将探讨有关这些问题的一些最近的想法。 　　为什么充胶？　　考虑使用底部灌充密封胶的最初的想法是要减少硅芯片(silicon die)与其贴附的下面基板之间的总体温度膨胀特性不匹配所造成的冲击。对传统的芯片包装，这些应力通常被引线的自然柔性所吸收。可是，对于直接附着方法，如锡球阵列，焊锡点本身代表结构内的最薄弱点，因此最容易发生应力失效。不幸的是，它们也是最关键的，因为在任何连接点上的失效都将毁灭电路的功能。通过紧密地附着于芯片，焊锡球和基板，填充的材料分散来自温度膨胀系数(CTE, coefficient of thermal expansion)不匹配和对整个芯片区域的机械冲击所产生的应力。　　充胶的第二个好处是防止潮湿和其它形式的污染。负面上，充胶的使用增加了制造运行的成本，并使返修困难。由于这一点，许多制造商在回流之后、充胶之前进行快速的功能测试。 　　决定何时充胶　　因为存在不下五十种不同的CSP设计1，加上无数的变量与涉及连接设计的操作条件，所以很难提供一个确切的规则决定何时使用充胶。可是，在设计PCB时有许多关键因素应该考虑进去。一些重要因素包括： 芯片与基板之间温度膨胀系数(CTE)的不同。硅的CTE为2.4 ppm；典型的PCB材料的CTE为16 ppm。陶瓷材料可以按匹配的CTE来设计，但95%的矾土陶瓷的CTE为6.3 ppm。充胶在基于PCB的包装上需要较大，虽然在陶瓷基板上也显示充胶后的可靠性增加。一个替代方法是使用插入结构的基板，如高CTE的陶瓷或柔性材料，作为芯片与主基板之间的吸振材料，它可减轻PCB与硅芯片之间的CTE差别。 芯片(die)尺寸。通常，芯片面积越大，应力诱发的问题越多。例如，一项研究表明，当芯片尺寸由6.4增加到9.5mm时，连接所能忍受的从-40 ~ 125°C的温度周期的数量由1500次减少到900次2。 锡球尺寸与布局在充胶评估上扮演重要角色，因为较大的球尺寸，如那些CSP通常采用的300μ的直径，更牢固、可比那些倒装芯片(flip chip)所采用的75μ直径更好地经受应力。假设CSP与倒装芯片的一个两元焊接点的相对剪切应力是相似的，那么CSP焊接点所经受的应力大约为倒装芯片的四分之一。因此，CSP的设计者认为焊锡球结构本身可以经得起基板与芯片温度膨胀所产生的机械应力。后来的研究2显示充胶(underfill)为CSP提供很高的可靠性优势，特别在便携式应用中。在布局问题上，一些设计者发现，增加芯片角上焊盘的尺寸可增加应力阻抗，但这个作法并不总是实用或不足以达到可靠性目标。 系统PCB厚度。经验显示较厚的PCB刚性更好，比较薄的板抵抗更大的冲击造成的弯曲力。例如，一项分析证明，将FR-4基板的厚度从0.6mm增加到1.6mm，可将循环失效(cycles-to-failure)试验的次数从600次提高到900次3。不幸的是，对于今天超细元件(ultra-small device)，增加基板厚度总是不现实的。事实上，每增加一倍的基板厚度提高大约两倍的可靠性改善，但芯片尺寸增加一倍造成四倍的降级4。 使用环境。在最后分析中，最重要的因素通常要增加所希望的产品生命力。例如，对手携设备(手机、扩机等)的规格普遍认同的就是，在-40 ~ 125°C的温度循环1000次和从水泥地面高出一米掉落20~30次之后仍可使用正常功能。 　　对温度循环的研究已经显示充胶的使用可提供-40 ~ 125°C的温度循环次数增加四倍，有些充胶后的装配在多达2000次循环后还不失效5。当权衡那些暴露在越来越恶劣的环境中的设备现场失效(即退货、信誉损失等)成本