SOC系统中可重用IP核SOL设计和验证-毕业论文.docVIP

国内图书分类号：TN431.2 国际图书分类号：621.3 工学硕士学位论文 SOC 系统中可重用 IP 核 SOL 的设计和验证 硕 士 研 究 生 ： 罗红武 导 师： 许洪光副教授 副 导 师： 王进成 申 请 学 位： 工学硕士 学 科 、 专 业： 通信与信息系统 所 在 单 位： 深圳研究生院 答 辩 日 期： 2007 年 12 月 授予学位单位： 哈尔滨工业大学 - Classified Index: TN431.2 U.D.C: 621.3 Dissertation for the Master Degree of Engineering THE DESIGN AND VERIFICATION OF SOL AS IP CORE IN SOC SYSTEM  Candidate: Supervisor: Associate Supervisor: Academic Degree Applied for: Specialty: Affiliation: Date of Defence: Degree-Conferring-Institution:  Luo Hongwu Associate Prof. Xu Hongguang Wang Jincheng Master of Engineering Communication and Information System Shenzhen Graduate School December, 2007 Harbin Institute of Technology 哈尔滨工业大学工学硕士学位论文  摘  要  芯片制造技术一日千里的发展势头为电子产品的升级换代提供了巨大 的推动力，电子产品的升级换代速度明显加快。然而，虽然硅片制造工艺技 术不断地取得突破，技术进步大大加速，但设计重用和设计自动化技术的进 展还是相对落后，这使得设计能力远落后于制造能力。在设计过程中，为提 高设计效率，缩短设计的周期，把许多个现成的 IP 核整合起来的方法被越 来越多地采用。本课题研究的目的和意义在于通过对 SOL 模块的设计和验 证工作，从而对通用性 IP 核的设计和验证有个直观的理解，获得相应的技 能和经验，达到在实际应用中能正确地设计和验证相关芯片的目的。 在这篇论文中，我们回顾了 SOC 设计历程和系统设计方法论及可重用 IP 核，讨论了 SOC 设计和验证方面的关键技术和相应的片上系统的总线； 从可重用的 IP 核设计方法入手，按照可重用性设计方法并结合项目产品的 实际需要，开发了 SOL 模块中的 HOST 端的符合 LPC 总线读写规范的 UART，并将此 UART 与 APB 总线侧的 UART 互连，共同组成 SOL 模块； 在实际设计工作过程中，总结了面向可综合的 Verilog HDL 语言的编码风 格，以及一个成熟的 IP 所需具备的共同特征；根据 SOL 模块的应用特点， 建立了基于 VMM 的 SystemVerilog 验证环境，对其功能和应用环境进行了 完善的验证，从而保证了其功能的正确性以及重用的可靠性。 IP 核的可重用性体现了课题的研究意义。经过验证的 SOL 模块 IP 核可 以应用在类似应用场景的芯片中，能加快项目的整体开发进度。 关键词 SOC；IP 核；设计；重用；验证 I 哈尔滨工业大学工学硕士学位论文 Abstract With the rapid development of the technology in chip manufacture, if a new type of electronic product comes into market, it may be out of season in some months. At the same time, the technology of deign-for-reuse and design-automatic develop drop behind, which makes the ability of design is far behind of the ability of manufacture. So, in order to improve the efficiency of design and shorten the design period, the method that integrate some IP cores in the chip is much better than design them by yourself, and this method is used more and more freq