6-1输入输出及中断系统.ppt

第六章 输入/输出及中断系统 第六章 输入/输出及中断系统 I/O设备必须通过I/O接口与计算机连接。 6-1 I/O接口信号及寻址方式 每个I/O接口分配有对应的I/O地址。 6-1-1 CPU与I/O之间接口信号 6-1-2 I/O寻址方式 一.存储器地址方式 I/O接口共用存储器的地址空间，每个I/O端口视为一个存储单元。 二.专用I/O地址方式 有专用I/O控制信号和I/O指令。I/O接口独立编址，不占用存储器的地址空间。 MCS-51、96为存储器地址方式。 MCS-51单片机有片内I/O接口和扩展I/O接口。 片内I/O接口寄存器在SFR中，使用片内数据存储器空间，扩展I/O接口使用片外数据存储器地址空间： 输出指令： 输入指令： 片内寻址：MOV P1，A MOV A，P1 片外寻址：MOVX @DPTR，A MOVX A，@DPTR MOVX @R0，A MOVX A，@R0 6-2 I/O控制方式 一.无条件传送方式 已知I/O设备准备就绪，可直接进行数据传送。 三.中断传送 大多数时间计算机与外设并行工作，计算机不必因等待而浪费资源。当外设准备就绪，向CPU发出中断请求信号。CPU暂停当前程序，执行I/O操作。当I/O操作结束，CPU仍继续被中断的工作。 四.直接存储器存取方式传送 (DMA—Direct Memory Access) 用于计算机与高速外设进行大批量数据交换，由DMA控制器接管总线控制权，RAM与外设之间直接数据传输，不需CPU的介入。 6-3 中断技术 一．两种中断 1．可屏蔽中断 可程控“开中断/关中断”。软件设置允许/禁止CPU响应中断。 2．非屏蔽中断 不可程控“关中断”。有中断请求信号，CPU必须响应。 6-3-2 中断处理过程 一.中断响应条件 1．有中断请求信号 2. 系统处于开中断状态 6-3-3 寻找中断源与确定优先级 寻找中断源：每个中断源对应一个中断服务程序。 多个中断源按优先级别排队。硬件上排队顺序： DMA、NMI、INT。 二.硬件查询方式 硬件优先级排队和中断向量锁存电路。 6-4 MCS-51中断系统 6-4-1 中断系统内部结构 6-4-2 中断系统控制一.中断控制寄存器 1.中断标志位： TF1、TF0、IE1、IE0、RI 、TI登记各中断源请求信号：=1，有中断请求；= 0，无中断请求。CPU响应中断后，该中断标志自动清零。TI，RI标志必须软件清零。 6-4-3 中断响应和中断返回 一.中断响应周期时序 每个机器周期采样中断标志位，若有中断请求，将在下一个机器周期按优先级顺序进行中断查询。 6-4-6 多中断源系统 当外部中断源多于中断输入引脚时，可采取以下措施： 1.用定时器计数输入信号端T0、T1作外部中断入口引脚 2.用串行口接收端RXD作外部中断入口引脚 6-4-7 处理外部中断举例 要求每次按动按键，使外接发光二极管LED改变一次亮灭状态。 解：INT0输入按键信号，P1.0输出改变LED状态。 1．跳变触发：每次跳变引起一次中断请求。 2. 电平触发：避免一次按键引起多次中断响应。 1．软件等待按键释放。 2．硬件清除中断信号。 * * 6-1 I/O信号及寻址方式 6-2 I/O控制方式 6-3 中断技术 6-4 MCS-51中断系统 I/O接口的功能： 1.速度匹配： 锁存数据、传送联络信号。 2.数据格式转换： 并-串转换、A/D、D/A转换。 3.电平转换： 电平幅值或正/负逻辑转换。 4.隔离： 多个设备信号通过接口三态门隔离干扰信号。 微 型 机 I/O 接 口 I/O 接 口 I/O 设 备 I/O 设 备 5.缓冲驱动：驱动多个逻辑部件或大功率执行部件。 1.数据信息 微型机与外设交换的数据， 经接口数据缓冲器传送。 2.状态信息 反映外设工作状态的信号。 3.控制信息 设定I/O电路工作方式的 信号。 数据总线传递三种信号，用不同I/O地址区别： 输入/输出数据缓冲器共用一个I/O地址：数据端口。 状态/控制寄存器共用一个I/O地址：控制/状态端口。 DB AB RD WR INT 微型机 D IOD A IOS RD IOC WR INT I/O接口 D Ready STB I/O设备 二.查询式传送 先查询I/O设备当前状态，若准备就绪，则交换数据，否则循环查询状态。 1.硬件查询电路 设置状态锁存和数据锁存电路。 查询状态 输入/输出数据 准备就绪？ Y N