EDA复习.pptVIP

EDA技术与VHDL语言课程内容 （1）器件为什么能够编程 了解大规模可编程逻辑器件的结构及工作原理（了解一类器件） （2）怎样对器件编程 熟悉一种EDA软件的使用方法（工具） 以Altera公司的QuartusII为例（熟悉一种设计工具） 掌握一种硬件描述语言（方法），以设计软件的方式来设计硬件（重点） 以VHDL语言为例（掌握一门语言） 1.1 EDA技术及其发展 1.1 EDA技术及其发展 1.2 EDA技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL综合 1.4 VHDL综合 1.6 EDA技术的优势 1.7 EDA的发展趋势 2.1 设计流程 2.3 常用EDA工具 2.4 QuartusII 简介 2.5 IP核简介 第 3 章 FPGA/CPLD 结构与应用 3.1 概 述 数字电路的组成（基本门电路）如：与门、或门、非门、传输门 组成两类电子线路： 组合电路 输出总是当前输入的函数 时序电路 当前输入状态和系统状态的函数 与或门组成的逻辑表达式 (pos) 3.1 概 述 3.1 概 述 3.3 CPLD的结构与工作原理 CPLD：复杂可编程逻辑器件 由多个互联的可编程模块构成 的可编程逻辑器件。 LAB：CPLD内一组共享公共资源的宏单元。 PIA：带有可编程连接的内部总线，它连接了CPLD内部的逻 辑阵列块。 I/O控制块： Altera的CPLD内部电路，控制宏单元的三态输 出类型。 3.4 FPGA的结构与工作原理 FPGA特点： 设计周期短、 开发费用低、 投资风险小FPGA、可以做全定制或半定制ASIC电路中的试样片； 内部有丰富的触发器和I/O引脚； 采用高速CHMOS工艺，功耗低，可以与CMOS、TTL兼容； CPLD与FPGA的区别 3.5 硬件测试技术 大的PLD生产厂家： 最大的PLD供应商之一 FPGA的发明者，最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品 4.3 1位二进制全加器的VHDL描述 8.1 一般有限状态机设计 * 基于可编程逻辑器件的电子系统设计自动化， 即以大规模可编程逻辑器件为设计载体， 以硬件描述语言为系统逻辑描述的主要表达方式，以计算机和PLD实验开发系统为设计工具，通过相关的开发软件，自动完成电子系统的设计，最终形成集成电子系统或专用集成芯片。 EDA技术定义（狭义定义） EDA技术发展的三个阶段： 20世纪70年代 MOS工艺 CAD概念 20世纪80年代 CMOS时代 出现 FPGA 20世纪90年代 ASIC设计技术 EDA技术 EDA技术是20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM） 、计算机辅助测试（CAT）和计算机辅助工程（CAE）等概念发展而来的。 1. 超大规模可编程逻辑器件 FPGA (Field Programmable Gate Array) CPLD (Complex Programmable Logic Device) 2. 半定制或全定制ASIC 掩模ASIC 门阵列ASIC 标准单元ASIC 全定制芯片 3. 混合ASIC CPU、RAM、ROM、硬件加法器、乘法器、锁相环 VHDL－ VHSIC(Very High Speed Integrated Circuit)Hardware Description Language VHDL Verilog HDL SystemVerilog SystemC 具有很强的电路描述和建模能力 具有与具体硬件电路无关和与设计平台无关的特性 具有良好的电路行为描述和系统描述的能力 把抽象的实体结合成单个或统一的实体。 编译器和综合功能比较图 VHDL综合器运行流程图 可以在电子设计的各个阶段、各个层次进行计算机模拟验证 有各类库的支持 某些HDL语言也是文档型的语言(如VHDL) 日益强大的逻辑设计仿真测试技术 设计者拥有完全的自主权，再无受制于人之虞 良好的可移植与可测试性，为系统开发提供了可靠的保证 能将所有设计环节纳入统一的自顶向下的设计方案中 自动设计能力、不同内容的仿真模拟、完整的测试 在一个芯片上完成的系统级的集成已成为可能 可编程逻辑器件开始进入传统的ASIC市场 EDA工具和IP核应用更为广泛 高性能的EDA工具得到长足的发展 计算机硬件平台性能大幅度提高，为复杂的SoC设计提供了物理基础。 应用于FPGA/CPLD的EDA开发流程图 第 2 章 EDA设