硬件技术基础第六章输入输出系统.ppt

输入/输出系统 输入/输出系统 接口概念 接口概念 CPU与I/O设备之间的接口信息 CPU与I/O设备之间的接口信息 CPU与I/O设备之间的接口信息 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 CPU与I/O设备之间的数据传送方式 DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A DMA控制器8237A 屏蔽寄存器 这是一个4位的寄存器，每一个通道对应一位，它保存相应通道的对DMA请求信号DREQ的屏蔽状态，即允许与禁止。屏蔽寄存器只能写入，不能由CPU读出。 状态寄存器 这是一个8位的寄存器，它保存每个通道的DMA请求状态（DREQ状态）和TC或外部输入的状态。 暂存寄存器 这是一个8位的寄存器，故亦称暂存字节寄存器，它不属于任何一个通道，它仅用于在存储器-存储器传送时暂存传输的数据。 8237A的引脚功能 8237A DMA控制器有40个引脚，双列直插式封装。 A3～A0（Address，输入/输出）：双向三态信号线。在空闲周期，它们是地址输入线，CPU用这四根地址线选择8237A内部不同的寄存器。 A7～A4（Address，输出）：三态地址输出线，仅在DMA操作周期内使用。 DB7～DB0（Data Bus，输入/输出）：双向三态数据总线，与系统数据总线相连。 CS（Chip Select，输入） 芯片选择信号，低电平有效。当8237A在空闲周期内，其有效时，CPU可以通过数据线对8237A进行读写操作。可读写的寄存器端口地址由低4位地址线来选择，其对应的端口地址如表所示。 CLK（Clock，输入） 时钟信号，5MHz/3MHz。 RESET（Reset，输入） 复位信号，高电平有效。当芯片被复位时，除了屏蔽寄存器被置位（4个通道均禁止DMA请求）外，其余寄存器均被清零。 READY（Ready，输入） 就绪信号，高电平有效。当选用慢速存储器或I/O设备时，READY变为低电平。 DREQ3～DREQ0（DMA Request，输入） 外设发出的四个通道的DMA服务请求信号，有效电平由编程决定。在固定优先级情况下，DREQ0优先级最高，依次减小，DREQ3优先级最低，但优先级可由编程改变。 DACK3～DACK0（DMA Acknowledge，输出） 8237A每个通逍的DMA响应信号，有效电平由编程决定。 HRO（Hold Request，输出） 总线请求信号，高电平有效。 HLDA（Hold Acknowledge，输入） 总线响应信号，高电平有效。 IOR （I/0 Read，输入/输出）I/O读，双向，三态，低电平有效。 IOW （I/O Write，输入/输出）I/O写，双向，三态，低电平有效。 MEMR（Memory Read，输出） 存储器读信号，三态，低电平有效。只用于DMA传送。 MEMW（Memory Write，输出） 存储器写信号，三态，低电平有效。只用于DMA传送。 AEN（Address Enable，输出） 地址允许信号，高电平有效。 ADSTB（Address Strobe，输