(DSP 戴明帧主编)第1章 TMS320C54x的结构原理-4.pptVIP

* 1.9.4 主机接口—HPI 主机接口(HPI)是一个8位并行口，实现与主设备或主处理器的通信； 信息通过HPI在C54x和主机间交换； 主机和C54x都可以访问HPI的控制寄存器； 外部主机是HPI的主控者，HPI作为一个外设与主机相连； 主机通过专用地址和数据寄存器、HPI控制寄存器、外部数据与接口控制信号与HPI通信； HPI与主机连接框图 图1-30 C54x HPI与主机的连接框图 * C54x通过HPI与主机设备连接，除了8位HPI数据总线以及控制信号线外，不需要附加其他的逻辑电路。 * 1.10 串行口 C54x为用户提供了丰富的同步串行口，可与双向串口器件实现高效的串行通信； 四种类型 标准同步串口(SP) 缓冲同步串口(BSP) 多通道缓冲同步串口(McBSP) 时分多路同步串口(TMD SP) 不同型号的C54x芯片，其串口配置也不同 * 标准同步串口(SP) 数据总线 数据发送寄存器 DXR(16位) 16 发送移位寄存器 XSR(16位) 装载控 制逻辑 位/字控制 计数器 数据接收寄存器 DRR(16位) 16 接收移位寄存器 RSR(16位) 装载控 制逻辑 位/字控制 计数器 16 16 RINT XINT DR DX FSR CLKR CLKX FSX Clear Clock Clock Clear * 发送数据过程 数据总线 数据发送寄存器 DXR(16位) 16 发送移位寄存器 XSR(16位) 装载控 制逻辑 位/字控制 计数器 数据接收寄存器 DRR(16位) 16 接收移位寄存器 RSR(16位) 装载控 制逻辑 位/字控制 计数器 16 16 RINT XINT DR DX FSR CLKR CLKX FSX Clear Clock Clock Clear ① 发送数据装入DXR； ② 当上一个数据发送完后，DXR的数据自动装入XSR，产生发送中断(XINT)； ③ 在发送帧同步信号FSX和发送时钟CLKX作用下，将XSR的数据通过引脚DX发送输出。 * 接收数据过程 数据总线 数据发送寄存器 DXR(16位) 16 发送移位寄存器 XSR(16位) 装载控 制逻辑 位/字控制 计数器 数据接收寄存器 DRR(16位) 16 接收移位寄存器 RSR(16位) 装载控 制逻辑 位/字控制 计数器 16 16 RINT XINT DR DX FSR CLKR CLKX FSX Clear Clock Clock Clear ?① 在接收帧同步信号FSR和接收时钟CLKR作用下，接收数据通过DR引脚移至RSR中 ② RSR中数据自动装入DRR中，产生接收中断。 串口数据传送接法 * 图1-33 串行口数据传送的一种接法 1.11 DMA控制器 为了克服程序控制传送的不足： * 外设 CPU 存储器 外设 存储器 存储器 存储器 DMA用专用接口电路实现存储器之间，外设和存储器之间的直接数据传送。 C54X DSP有6个可编程的DMA通道，可以进行不同内容的DMA操作。 1.12 外部总线 信号名称 说明 信号名称 说明 A0～A15 地址总线 读/写信号 D0～D15 数据总线 READY 数据准备好信号 外部存储器选通信号 请求控制存储器接口 程序空间选择信号 响应 请求 数据空间选择信号 微状态完成信号 I/O设备选通信号 获取指令地址信号 I/O空间选择信号 中断响应信号 表1-20 主要的外部接口信号 1.12 外部总线接口 外部接口总线是一组并行接口 外部接口由数据总线、地址总线和控制总线组成 外部总线的等待状态控制 CPU内部等待状态控制部件： ① 软件可编程等待状态发生器 ② 可编程分区转换逻辑 控制寄存器： ① 软件等待状态寄存器（SWWSR） ② 分区转换控制寄存器（BSCR） 作用： ①软件可编程等待状态发生器，可以将外部总线周期延长达7个机器周期，使C54x实现与外部慢速器件的数据传送。 ②可编程分区转换逻辑，当C54x 在外部存储器分区之间切换时，不需要外部为存储器插等待状态，分区转换逻辑会自动插入一个T。 1.13 TMS320C54x 引脚说明 * TMS320C54x 引脚信号 （P122～129表1－55） TMS320C54x 引脚图 （P305～307附录B） C54x的在片外围电路 ★通用I/O引脚：XF和 ★定时器 √ 重点 ★时钟发生器 √ 重点 ★主机接口 ★软件可编程等待状态发生器 ★可编程分区开关 ★串行口 √ 重点 ★ DMA控制器 本章内容总结 C54x的硬件结构； 内部总线、中央处理器、存储空间、程序地址生成器、流水线结构、片内外设、系统控制及外