04.微机接口_第四章.pptVIP

特点： (1) 每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂。 (2) 集成度高，功耗低。 典型的动态RAM芯片 一种典型的DRAM如Intel 2164。2164是64K×1位的DRAM芯片，片内含有64K个存储单元，所以，需要16位地址线寻址。为了减少地址线引脚数目，采用行和列两部分地址线各8条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号RAS选通8位行地址并锁存。随后由列选通信号CAS选通8位列地址并锁存，16位地址可选中64K存储单元中的任何一个单元。2164芯片的引脚和内部结构示意如图4.10所示。 图4.10(a) Intel 2164 DRAM芯片引脚图 GND Din A7 A5 A4 A3 A6 Dout VCC A0 A1 A2 NC 2164 1 16 8 9 WE RAS CAS A0~A7：地址输入 CAS：列地址选通 RAS：行地址选通 WE：写允许 Din：数据输入 Dout： 数据输出 Vcc：电源 GND：地 图4.10(b) Intel 2164 DRAM内部结构框图 Dout WE Din CAS RAS A7 … A1 A0 8 位 地 址 锁 存 器 128×128 矩阵 128个读出放大器 1/2列译码 128个读出放大器 128×128 矩阵 128×128 矩阵 128个读出放大器 1/2列译码 128个读出放大器 128×128 矩阵 4选1 I/O门控 输出缓冲器 行时 钟缓 冲器 列时 钟缓 冲器 写允 许时 钟缓 冲器 数据 输入 缓冲 器 包含： (1) 存储体 外围电路 a. 地址译码器 b. 读/写控制及I/O电路 c. 片选控制CS 二、RAM的组成 4.3 只读存储器(ROM) ROM主要由地址译码器、存储矩阵、控制逻辑和输出电路四部分组成（如图4.11所示），与RAM不同之处是ROM在使用时只能读出，不能随机写入。 输出电路 Y 译码 存储矩阵 X 译 码 控 制 逻 辑 地 址 码 · · · D7 D0 它包含有 (1) 地址译码器 (2) 存储矩阵 (3) 控制逻辑 (4) 输出电路 图4.11 ROM组成框图 一、掩膜ROM 特点： (1) 器件制造厂在制造时编制程序,用户不能修改。 (2) 用于产品批量生产。 (3) 可由二极管和三极管电路组成。 字译码结构 图4.12为二极管构成的4×4位的存储矩阵，地址译码采用单译码方式，它通过对所选定的某字线置成低电平来选择读取的字。位于矩阵交叉点并与位线和被选字线相连的二极管导通，使该位线上输出电位为低电平，结果输出为“0”，否则为“1”。 R R R R VCC 1 2 3 4 字线 位4 位3 位2 位1 输出数据数 图4.12 二极管ROM 二极管ROM阵列 4 3 2 1 位 字 1 2 3 4 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 1 用MOS三极管取代二极管便构成了MOS ROM阵列 字线1 字线2 字线3 字线4 字 地 址 译 码 器 VDD D4 D3 D2 D1 A1 A0 00 01 10 11 位线1 位线2 位线3 位线4 4 3 2 1 位 字 1 2 3 4 0 0 1 0 1 1 0 1 1 1 1 0 0 1 0 0 D4 D3 D2 D1 图4.13 MOS管ROM阵列 从二极管ROM和MOS ROM的介绍可知，这种存储矩阵的内容完全取决于芯片制造过程，而一旦制造好以后，用户是无法变更的。 复合译码结构 如图4.14是一个1024×1位的MOS ROM电路。10条地址信号线分成两组，分别经过X和Y译码，各产生32条选择线。X译码输出选中某一行，但这一行中，哪一个能输出与I/O电路相连，还取决于Y译码输出，故每次只选中一个单元。 A5 A6 A7 A8 A9 A0 A1 A2 A3 A4 VCC …… … 图4.14 复合译码的MOS ROM电路 双极型ROM电路 双极型ROM的速度比MOS