1、数字化语音存储与回放系统的设计.pptVIP

数字化语音存储与回放系统的设计 设计选题十二 设计背景 录音机已经成为千家万户常用的电子设备，为了让大家系统地掌握录音/放音技术的原理，这里设计并制作一个简单的数字化录放系统。通过系统的对数字化语音采集部分、控制部分、回放部分三部分的学习设计，使大家深入掌握巩固模电/数电的基础知识，熟悉通信系统基本测量/测试仪器设备的使用和调试，为将来的毕业设计做准备。 设计任务 设计并制作一个数字化语音存储和回放系统，要求采样频率和转换频率为6KHz，字长8位，回放语音质量好 用信号发生器输入单音频信号，负载接阻值为10欧的大功率电阻，当输入为1KHz单音频信号的正弦波时，输出也为正弦波，几乎没有失真 话筒输入语音，打开播放器同时按下录音键，开始录音，再按下播放键时停止播放，再次按下播放键后播放继续 系统基本组成框图 数字化语音采集部分 语音采集是将语音信号经音频输入接口和音频放大器转换成一定幅度的模拟信号，然后转换成数字信号的过程（ADC），通过控制电路将采集到的语音信号存入存储器中。 话筒将人声转换为微小的电压信号，峰峰值最大为几十毫伏，因此需要将其放大。自举式放大电路能够提高系统的输入阻抗 人耳能听到的声音频率范围为20Hz~20KHz，而一般语音频率位于300Hz~3.4KHz之间，因此需要对采集到的语音信号进行滤波去掉高于3.4kHz的频率，这里采用二阶巴特沃斯低通滤波器，上限截止频率取4kHz 语音采集频率：采样频率必须大于模拟信号最高频率的两倍。上限截止频率为4KHz，因此语音采样频率取8kHz，ADC0809的最大采样频率为10kHz，位宽为8位，因此符合设计要求 滤波器输出信号的直流电平为0，ADC0809的模拟输入信号的范围为0~5V，因此需要将电流抬升2.5V，即ADC0809模拟输入信号范围的中点。这里采用一个反相加法器和一个反相放大器级联实现 理论计算—自举式放大电路放大倍数的计算 电路原理图 自举电路是利用反馈使输入电阻的两端近似为等电位，减小向输入回路索取电流，从而提高输入阻抗的电路，高输入阻抗电路常应用于输出阻抗很高的测量放大电路。 理论计算—低通滤波器放大倍数的计算 电路原理图 二阶滤波电路比一阶有更好的滤波效果。它实际上是在低通滤波的基础上增加了一级RC电路。令两级RC电路的电阻值相等，电容值相等。 理论计算—直流电平抬升电路输出电压的计算 电路原理图 由一个反相加法器和一个反相放大器组成 理论计算—电压限幅电路的计算 电路原理图 ADC0809 ADC0809 存储器及其寻址计数器部分 采集到的语音数据将写入SRAM中进行保存，语音存储时间是由存储器的容量决定的，因此不少于4s的语音存储需要存储容量为32KB（ 8kHz*8位*4.096s=32kB ）的静态随机存储器，我们选择128KB的HM628128芯片。该芯片的地址寻址范围为0~131071存储单元。要对SRAM芯片进行写入读出操作，必须设计一个寻址计数器。我们用74LS193设计一个计数器，能在0~131071之间进行循环计数，当计数器计数到131071时自动异步清零。将计数器的输出端与SRAM芯片的17跟地址线链接起来，它就能对每一个存储器进行寻址 74LS193电路采用串行进位方式级联。图中，CO是加计数器进位输出端，当计数到最大计数值时产生低电平信号。BO为减计数器结尾输出端，当减计数到0时，BO产生一个低电平信号。CO和BO低电平脉冲宽度等于时钟脉冲低电平宽度 SRAM寻址计数器电路图（17根地址线接计数器，以控制RAM内地址的选择） 有源晶振 通常的接法： 1脚悬空 2脚接地 3脚接输出 4脚接电压，1MHz的晶振接5V电压 如果对实验的要求比较高，有源晶振的VCC端不要直接接VCC，要做好电源滤波，典型的接法是使用一个电容 和电感构成的PI型滤波网络 如下图所示： 输出端用一个小阻值的 电阻过滤信号即可 HM628128 语音回放部分 回放部分是采集的逆过程。 DAC将存储器输出的数字语音信号转换为模拟信号输出，需要经过功率放大，才能够驱动扬声器 控制部分 控制电路是整个系统的核心，控制完成的主要功能包括录音、放音和暂停。由录/放逻辑控制电路、时钟电路 及其控制电路组成 作为电路的控制输入，录音按键和播放按键需要使用RS触发器去除按键的抖动，录音按键按下时产生正脉冲，播放按键按下时产生负脉冲。计数器进位脉冲为寻址计数器计数到131071时产生的进位脉冲，且为正脉冲。 控制部分的工作原理 当电路处于录音或播放状态时，6KHz时钟信号均能送入寻址计数器。另外，当电路处于录音状态时需要启动ADC电路工作，为了满足ADC芯片的转换时间，即在一个时钟周期内，低电平持续时间必须大于等于100us，因此这里将6KHz时钟信号反